一种耐高压高可靠性双芯片引线框架的制作方法

本申请涉及半导体封装，尤其涉及一种耐高压高可靠性双芯片引线框架。

背景技术：

1、sop8l封装集成电路产品作为常规封装外形集成电路，具有体积小、功能脚位适中、通用性强等的特点，在各类电子产品中有大量应用。随着半导体行业的降低成本、多功能等方面的需求，双芯片、多芯片封装也应用到sop8l封装产品上。这类产品一般有两个基岛，其中一个基岛放置主控芯片，是低压控制端；另外一个基岛放置mos芯片，是高压输出端，两个基岛之间彼此隔开。

2、上述双芯片sop8l产品结构中，双芯片集中到一颗产品中，并且应用电压电流较大，容易出现分层问题，对整体产品抗分层能力提出更高要求；另外双基岛产品之间存在低压和高压部分，高低压之间应用时会出现产品烧伤问题，对整体产品绝缘要求较高。因此，本申请需要在现有技术的基础上进行升级和改造。

技术实现思路

1、针对现有技术的不足，本申请提供了一种耐高压高可靠性双芯片引线框架，克服了现有技术的不足，旨在解决双芯片集中到一颗产品中，并且应用电压电流较大，容易出现分层问题，对整体产品抗分层能力提出更高要求；另外双基岛产品之间存在低压和高压部分，高低压之间应用时会出现产品烧伤问题，对整体产品绝缘要求较高的问题。

2、为实现上述目的，本申请提供如下技术方案：一种耐高压高可靠性双芯片引线框架，包括引线框架，所述引线框架顶部设有相互之间电气隔离的第一基岛和第二基岛，所述第一基岛顶部承载并电连接有mos芯片，所述第二基岛顶部承载并电连接有主控芯片，所述引线框架的面积大于第二基岛的面积，所述第一基岛底部设有隔离槽，所述第一基岛侧边设有锁定孔。

3、作为本申请的一种优选技术方案，所述锁定孔设有多个，所述锁定孔分别设置第一基岛靠近第二基岛的一侧与锁定孔底部一侧。

4、通过采用上述技术方案，增加mos基岛区域的锁定孔形成嵌合结构，提高整体产品抗分层能力。

5、作为本申请的一种优选技术方案，所述第一基岛具有设于引线框架上并与所述第一基岛本体连接的第四引脚，所述第四引脚设有多个依次排列在第一基岛顶部位置，所述第二基岛具有设于引线框架上并与所述第二基岛本体连接的第二引脚，所述第二引脚位于第二基岛底部位置。

6、通过采用上述技术方案，通过第一基岛、第二基岛以及各引脚之间的电性连接构建出功能电路，保证稳定地导电。

7、作为本申请的一种优选技术方案，所述引线框架上设有两个第一引脚，两个所述第一引脚分别与任一基岛的本体分离，所述第一引脚分别为t型和l型结构，两个所述第一引脚分别与位于第一基岛和第二基岛底部位置。

8、通过采用上述技术方案，使双基岛引线框架芯片封装结构能够适用于具有更多输出端的电源模组结构。

9、作为本申请的一种优选技术方案，所述引线框架上还设有分别与任一基岛本体分离的第三引脚，所述第三引脚位于隔离槽底部，所述第三引脚与顶部的第一基岛和侧边的第一引脚间隔为0.4mm。

10、通过采用上述技术方案，第三引脚为高压输出端，0.4mm的设置增加引线框架抗高压性能。

11、作为本申请的一种优选技术方案，所述第一基岛和第二基岛与底部的第一引脚之间间距为0.2mm，述第一基岛与第二基岛之间间距设为0.3mm。

12、通过采用上述技术方案，提高第一基岛与第二基岛之间的抗绝缘能力和抗分层能力。

13、本申请的有益效果：

14、1.本实用新型中，通过在引线框架侧边设置的锁定孔，保证在对塑封时与塑封料形成嵌合结构，可以提高产品整体抗分层能力，

15、2、本实用新型中，第三引脚与顶部的第一基岛和侧边的第一引脚间隔为0.4mm，第一基岛和第二基岛与底部的第一引脚之间间距为0.2mm，第一基岛与第二基岛之间间距设为0.3mm；通过该结构的设计，使得引线框架整体具有抗高压性能，同时提高第一基岛与第二基岛间的绝缘能力。

技术特征：

1.一种耐高压高可靠性双芯片引线框架，其特征在于，包括引线框架（1），所述引线框架（1）顶部设有相互之间电气隔离的第一基岛（2）和第二基岛（3），所述第一基岛（2）顶部承载并电连接有mos芯片（4），所述第二基岛（3）顶部承载并电连接有主控芯片（5），所述引线框架（1）的面积大于第二基岛（3）的面积，所述第一基岛（2）底部设有隔离槽（9），所述第一基岛（2）侧边设有锁定孔（10）。

2.根据权利要求1所述的一种耐高压高可靠性双芯片引线框架，其特征在于，所述锁定孔（10）设有多个，所述锁定孔（10）分别设置第一基岛（2）靠近第二基岛（3）的一侧与锁定孔（10）底部一侧。

3.根据权利要求1所述的一种耐高压高可靠性双芯片引线框架，其特征在于，所述第一基岛（2）具有设于引线框架（1）上并与所述第一基岛（2）本体连接的第四引脚（11），所述第四引脚（11）设有多个依次排列在第一基岛（2）顶部位置，所述第二基岛（3）具有设于引线框架（1）上并与所述第二基岛（3）本体连接的第二引脚（7），所述第二引脚（7）位于第二基岛（3）底部位置。

4.根据权利要求1所述的一种耐高压高可靠性双芯片引线框架，其特征在于，所述引线框架（1）上设有两个第一引脚（6），两个所述第一引脚（6）分别与任一基岛的本体分离，所述第一引脚（6）分别为t型和l型结构，两个所述第一引脚（6）分别与位于第一基岛（2）和第二基岛（3）底部位置。

5.根据权利要求1所述的一种耐高压高可靠性双芯片引线框架，其特征在于，所述引线框架（1）上还设有分别与任一基岛本体分离的第三引脚（8），所述第三引脚（8）位于隔离槽（9）底部，所述第三引脚（8）与顶部的第一基岛（2）和侧边的第一引脚（6）间隔为0.4mm。

6.根据权利要求1所述的一种耐高压高可靠性双芯片引线框架，其特征在于，所述第一基岛（2）和第二基岛（3）与底部的第一引脚（6）之间间距为0.2mm，述第一基岛（2）与第二基岛（3）之间间距设为0.3mm。

技术总结本申请公开一种耐高压高可靠性双芯片引线框架，属于半导体封装技术领域，包括引线框架，所述引线框架顶部设有相互之间电气隔离的第一基岛和第二基岛，所述第一基岛顶部承载并电连接有MOS芯片，所述第二基岛顶部承载并电连接有主控芯片，所述引线框架的面积大于第二基岛的面积，所述第一基岛底部设有隔离槽，所述第一基岛侧边设有锁定孔；本申请通过在引线框架侧边设置的锁定孔，在对塑封时与塑封料形成嵌合结构，可以提高产品整体抗分层能力，第三引脚与顶部的第一基岛和侧边的第一引脚间隔为0.4mm，第一基岛与第二基岛之间间距设为0.3mm同时与第一引脚之间间距为0.2mm，使得引线框架具有抗高压性能，同时提高双基岛间的绝缘能力。技术研发人员：陈侠,魏如,王通,张国财,秦加顺受保护的技术使用者：深圳电通纬创微电子股份有限公司技术研发日：20231027技术公布日：2024/7/9