MEMS结构及其制造方法与流程

本发明涉及微电子领域，更具体地，涉及mems结构及其制造方法。

背景技术：

mems器件是在微电子技术基础上发展起来的采用微加工工艺制作的微电子机械器件，已经广泛地用作传感器和执行器。例如，mems器件可以是压力传感器、加速度计、陀螺仪、硅电容麦克风。

压力传感器例如包括组装在一起的传感器芯片和电路芯片。其中，在传感器芯片中形成mems结构，在电路芯片中形成检测电路。然后通过芯片键合技术，把传感器芯片和电路芯片键合在一起，从而形成mems组件。

根据检测元件和方法的不同，压力传感器可以分为多种不同的类型，包括压阻式、电容式、谐振式等。压阻式压力传感器出现于上世纪60年代。与其他类型的压力传感器相比，压阻式压力传感器的优势明显，例如具有灵敏度高、响应熟读快、可靠性高、功耗低、微型等一系列优点。随着技术的进步，采用mems结构的压阻式压力传感器的技术日趋成熟，已经实现了生产的批量化和低成本化。

现有的压阻式压力传感器主要是利用体硅技术微机械加工而成，包括位于空腔上方的敏感膜片、位于敏感膜片上的压敏电阻、以及检测电路。敏感膜片的形状例如是方形、或者圆形，检测电路例如通过包含压敏电阻的惠斯通电桥检测外部压力变化。

压力传感器的主要性能参数是灵敏度和线性度。在传统的压力传感器中，敏感膜片为周边固定的平整膜片。采用减薄敏感膜片厚度的方法来提高其灵敏度。然而，在减薄敏感膜片时，敏感膜片的表面应力将导致非线性严重增大。因此，平面结构的敏感膜片主要用于中高量程的压力传感器，不适合于制造小量程的压力传感器。结果，压力传感器的尺寸难以减小。

因此，期望进一步改进用于压力传感器的mems结构，从而可以在小型化的同时提高灵敏度和线性度。

技术实现要素：

有鉴于此，本发明的目的是提供mems结构及其制造方法，其中采用不均匀厚度的敏感膜片，将压力集中于连接部以提高灵敏度。

根据本发明的一方面，提供一种制造mems结构的方法，包括：

在半导体衬底中形成空腔；

在所述空腔上形成敏感膜片；以及

在所述敏感膜片中形成多个敏感电阻；

其中，所述敏感膜片包括岛状部以及围绕所述岛状部的连接部，所述岛状部的厚度大于所述连接部的厚度，并且所述多个敏感电阻位于所述连接部。

优选地，在形成空腔的步骤之前，还包括：

采用第一次离子注入和退火形成阱区，所述阱区围绕所述半导体衬底的第一区域。

优选地，形成空腔的步骤包括：

采用电化学腐将所述第一区域的半导体材料转变成多孔层；以及

采用蚀刻相对于所述半导体衬底去除所述多孔层。

优选地，在形成空腔的步骤之前，还包括：

采用第二次离子注入和退火形成网格图案的第三掺杂区；以及

采用第三次离子注入和退火形成网格图案的第五掺杂区，

其中，所述第三掺杂区和所述第五掺杂区位于所述半导体衬底的第一区域中，并且所述第五掺杂区围绕所述第三掺杂区。

优选地，在形成空腔的步骤中，所述第三掺杂区和所述第五掺杂区形成网格图案的框架，所述网格图案的网孔到达所述空腔。

优选地，形成所述敏感膜片的步骤包括：在所述第三掺杂区和所述第五掺杂区上形成外延层，其中所述外延层在所述第三掺杂区和所述第五掺杂区的表面上垂直生长，以及在所述网孔内横向生长以填充所述网孔，所述外延层与所述第三掺杂区形和所述第五掺杂区一起形成敏感膜片，并且封闭所述空腔。

优选地，形成多个敏感电阻的步骤包括：采用第四次离子注入在所述外延层中形成所述多个敏感电阻。

优选地，在形成多个敏感电阻的步骤之后，还包括：

在所述外延层上形成层间介质层；以及

形成穿过所述层间介质层到达所述多个敏感电阻的互连。

优选地，所述多个敏感电阻均匀分布于所述敏感膜片的连接部。

优选地，所述多个敏感电阻互连成惠斯通电桥。

优选地，所述半导体衬底和所述敏感电阻为第一掺杂类型，所述阱区、所述第三掺杂区和所述第五掺杂区为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型相反。

优选地，所述第一掺杂类型为p型，所述第二掺杂类型为n型。

优选地，所述阱区的结深大于所述第三掺杂区的结深，所述第三掺杂区的结深大于所述第五掺杂区的结深。

优选地，所述半导体衬底为硅衬底。

优选地，所述岛状部以及所述连接部为多个，所述岛状部与所述连接部间隔设置。

根据本发明的另一方面，还提供一种mems结构，包括：

位于半导体衬底中的空腔；

位于所述空腔上的敏感膜片；以及

位于所述敏感膜片中的多个敏感电阻；

其中，所述敏感膜片包括岛状部以及围绕所述岛状部的连接部，所述岛状部的厚度大于所述连接部的厚度，并且所述多个敏感电阻位于所述连接部。

优选地，还包括围绕所述空腔的阱区。

优选地，所述敏感膜片包括：

形成所述敏感膜片的岛状部框架的第三掺杂区；

形成所述敏感膜片的连接部框架的第五掺杂区；以及

位于所述第三掺杂区和所述第五掺杂区上的外延层，

其中，所述第三掺杂区和所述第五掺杂区形成网格图案，所述外延层覆盖所述第三掺杂区和所述第五掺杂区，并且填充所述网格图案的网孔以封闭所述空腔。

优选地，所述第五掺杂区围绕所述第三掺杂区。

优选地，所述多个敏感电阻为所述外延层中的掺杂区。

优选地，还包括：

位于所述外延层上的层间介质层；以及

穿过所述层间介质层到达所述多个敏感电阻的互连。

优选地，所述多个敏感电阻均匀分布于所述敏感膜片的连接部。

优选地，所述多个敏感电阻互连成惠斯通电桥。

优选地，所述半导体衬底和所述敏感电阻为第一掺杂类型，所述阱区、所述第三掺杂区和所述第五掺杂区为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型相反。

优选地，所述第一掺杂类型为p型，所述第二掺杂类型为n型。

优选地，所述阱区的结深大于所述第三掺杂区的结深，所述第三掺杂区的结深大于所述第五掺杂区的结深。

优选地，所述岛状部以及所述连接部为多个，所述岛状部与所述连接部间隔设置。

根据本发明实施例的mems结构及其制造方法，其中，在空腔上方形成不均匀厚度的敏感膜片，在敏感膜片受到压力作用时，将压力集中于厚度较小的连接部，从而使得mems结构的灵敏度获得提高，而且还可以实现过压保护和非线性补偿。其中，由于岛状部的厚度大于连接部的厚度，其相当于挡板的作用，当敏感膜片受到较大的压力时，其可承受的形变量较大，此时敏感膜片不容易断裂，进而具有更大的灵敏度。

在优选的实施例中，采用第三掺杂区和第五掺杂区分别形成敏感膜片的岛状部和连接部框架，该框架为网格图案，并且利用外延层的外延生长特性填充网格图案的网孔。该方法将岛状部和连接部的厚度控制转移为两个掺杂区的结深控制，从而可以避免多个步骤的深槽蚀刻，不仅简化工艺，而且提高厚度控制的精度，从而使得mems结构的精度和良率提高。该方法避免了键合工艺的缺点，在单一晶片上实现，制造方法简单、成本低，易于与cmos电路集成。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1至13分别示出根据本发明实施例的mems结构制造方法在各个阶段的截面图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

本发明可以各种形式呈现，以下将描述其中一些示例。

图1至13分别示出根据本发明实施例的mems结构制造方法在各个阶段的截面图。

该方法开始于半导体衬底201。该衬底例如是掺b的p型硅衬底，晶向例如为<100>，电阻率例如为5-10欧姆厘米。

然后，采用光刻方法,在半导体衬底201的表面形成具有开口的抗蚀剂掩膜101。经由光刻胶掩膜进行第一次离子注入，在半导体衬底201中形成n+型的第一掺杂区102，如图1所示。

在第一次离子注入中采用的n型掺杂剂例如是磷离子。通过控制离子注入的能量，使得第一掺杂区102从半导体衬底201的表面向下延伸至预定深度。在第一次离子注入之后，例如通过灰化或溶解去除光刻胶掩膜101。

然后，进行高温退火，使得第一掺杂区102中的掺杂剂扩散形成n+型的阱区103，如图2所示。

该阱区103的深度例如为5至15微米。阱区103围绕半导体衬底201的第一区域，用于限定将要形成空腔的形状。在高温退火之后例如采用hf酸进行漂洗以去除半导体衬底201表面的氧化硅层。

然后，例如采用化学气相沉积工艺，在半导体衬底201的表面依次形成第一绝缘层104和第二绝缘层105。第一绝缘层104例如是氧化硅层，厚度小于200纳米，例如厚度为20纳米。第二绝缘层105例如是氮化硅层，厚度约为200至500纳米。

经由光刻胶掩膜，蚀刻去除第一绝缘层104和第二绝缘层105的一部分，从而形成开口301。由于不同材料间的刻蚀选择比，该蚀刻例如在半导体衬底201的表面停止。在蚀刻之后去除光刻胶掩膜，如图3所示。

在该实施例中，开口301与阱区103围绕的第一区域大致对应，从而暴露整个第一区域。在替代的实施例中，开口301位于阱区103围绕的第一区域上方，从而仅暴露第一区域的一部分。在后续的电化学腐蚀步骤中，该图案化的第一绝缘层104和第二绝缘层105一起作为硬掩膜。

然后，采用光刻方法,在半导体衬底201的表面形成具有开口的抗蚀剂掩膜106。经由光刻胶掩膜进行第二次离子注入，在半导体衬底201中形成n-型的第二掺杂区107，如图4所示。

在第二次离子注入中采用的n型掺杂剂例如是磷离子。通过控制离子注入的能量，使得第二掺杂区107从半导体衬底201的表面向下延伸至预定深度。在第二次离子注入之后，例如通过灰化或溶解去除光刻胶掩膜106。

然后，进行高温退火，使得第二掺杂区107中的掺杂剂扩散形成n-型的第三掺杂区108，如图5所示。

该第三掺杂区108的深度小于阱区103的深度，例如为2至10微米。第三掺杂区108在半导体衬底201的第一区域形成网格状图案，用于在最终的器件中形成岛状部的框架。第三掺杂区108的结深将决定岛状部的厚度。

然后，采用光刻方法,在半导体衬底201的表面形成具有开口的抗蚀剂掩膜109。经由光刻胶掩膜进行第三次离子注入，在半导体衬底201中形成n-型的第四掺杂区110，如图6所示。

在第三次离子注入中采用的n型掺杂剂例如是磷离子。通过控制离子注入的能量，使得第四掺杂区110从半导体衬底201的表面向下延伸至预定深度。在第三次离子注入之后，例如通过灰化或溶解去除光刻胶掩膜109。

然后，进行高温退火，使得第四掺杂区110中的掺杂剂扩散形成n-型的第五掺杂区111，如图7所示。

该第五掺杂区111的结深小于第三掺杂区108的结深，例如为1至5微米。第五掺杂区111围绕第三掺杂区108，在半导体衬底201的第一区域形成网格状图案，用于在最终的器件中形成连接部的框架。第五掺杂区111的结深将决定连接部的厚度。

然后，在半导体衬底201的第一区域中，采用电化学腐蚀形成多孔层112，如图8所示。

在该步骤中，以第一绝缘层104和第二绝缘层105一起作为硬掩膜。将整个半导体结构浸入酸性溶液中，例如乙醇/氢氟酸/水的混合液，或丙酮/氢氟酸/水的混合液。例如，该酸性溶液的乙醇：氢氟酸(50％)的体积比为1：1。

在半导体衬底201的第一区域中产生电化学腐蚀，从而形成从表面向下延伸的多孔层112。n+型的阱区103、n-型的第三掺杂区108和第五掺杂区111不发生电化学反应，仍然保持单晶结构。然后将整个半导体结构从腐蚀液中取出，进行清洗，从而完成电化学腐蚀步骤。

然后，去除多孔层112以形成空腔302，如图9所示。

在该步骤中，采用湿法蚀刻去除多孔硅层112。例如，采用碱性腐蚀液(例如sc1)、四甲基氢氧化铵(tmah)腐蚀液作为蚀刻剂。由于蚀刻剂的选择性，相对于半导体衬底201、阱区103、第三掺杂区108和第五掺杂区111去除多孔硅层112。

在蚀刻之后，第三掺杂区108为网格状图案，作为岛状部的框架，第五掺杂区111为网格状图案，作为连接部的框架。空腔302位于第三掺杂区108和第五掺杂区111的下方，并且经由网格状图案的网孔与外部连通。空腔302的深度大致对应于阱区103的结深，例如为3至10微米。

然后，在空腔302的上方形成n-型的外延层113，该外延层113封闭空腔302，如图10所示。

例如，可以采用低压化学气相淀积(lpvcd)或者等离子增强型化学气相淀积(pecvd)等方法，以第三掺杂区108和第五掺杂区111为框架外延生长单晶硅，从而形成n-型的外延层113。在外延生长中使用的气源例如为sih2cl2，温度例如为900至1200摄氏度。通过控制气相前驱体的组成和浓度以及淀积时间，可以控制外延层113的厚度。在该实施例中，外延层113的厚度例如是6微米至10微米，优选为8微米。

由于外延生长的特性，该外延层113不仅在半导体衬底201、阱区103、第三掺杂区108和第五掺杂区111的表面上垂直生长，而且在第三掺杂区108和第五掺杂区111形成的网格状图案中的网孔内壁横向生长，从而填满网孔，从而封闭空腔302。

外延层113与第三掺杂区108和第五掺杂区111一起形成在空腔302上方悬空的敏感膜片。在第三掺杂区108的相应位置形成敏感膜片的岛状部202a，在第五掺杂区111的相应位置敏感膜片的连接部202b，该连接部202b将岛状部202a连接至阱区103。岛状部202a的厚度大于连接部202b的厚度，分别对应于第三掺杂区108和第五掺杂区111的结深。其中，由于岛状部的厚度大于连接部的厚度，其相当于挡板的作用，当敏感膜片受到较大的压力时，其可承受的形变量较大，此时敏感膜片不容易断裂，进而具有更大的灵敏度。

图中仅示出了单个岛状部202a以及围绕该岛状部202a的连接部202b的技术方案，进一步地，还可通过上述方法形成多个岛状部202a和与其对应的多个连接部202b，其中，多个岛状部202a与多个连接部202b间隔设置。

然后，采用光刻方法,在外延层113的表面形成具有开口的抗蚀剂掩膜。经由光刻胶掩膜进行第四次离子注入，在外延层113中形成p型的敏感电阻114，如图11所示。

在第四次离子注入中采用的p型掺杂剂例如是磷离子。通过控制离子注入的能量，使得敏感电阻114从外延层113的表面向下延伸至预定深度。例如，敏感电阻114的结深约为1微米至2微米。在注入时可以采用7至10度的倾斜角，在第四次离子注入之后，例如通过灰化或溶解去除光刻胶掩膜。

在该mems结构中例如形成四个敏感电阻114，对称分布于敏感膜片的连接部202b中。

然后，在外延层113的表面上形成层间介质层115，以及在层间介质层115中形成到敏感电阻114的开口303，如图12所示。

在上述形成层间介质层115的步骤中，例如通过上述已知的淀积工艺，优选地，采用化学气相淀积，在半导体结构的表面形成硼磷硅玻璃(bpsg)或正硅酸乙酯(teos)作为层间介质层115。

在上述形成开口的步骤中，例如在层间介质层115的表面形成抗蚀剂层，采用光刻工艺在抗蚀剂层中形成包含开口的图案。以抗蚀剂层作为掩膜，采用选择性的蚀刻剂去除绝缘层的暴露部分。由于蚀刻的选择性，该蚀刻可以在敏感电阻114的表面停止。在蚀刻之后，可以通过灰化或溶剂中溶解来去除抗蚀剂层。

然后，在层间介质层115上形成经由开口电连接敏感电阻114的互连116，如图13所示。

在上述形成互连的步骤中，例如通过溅射形成导体层，例如铝。该导体层填充层间介质层115中的开口，并且还覆盖层间介质层115的表面。优选地，可以进一步采用化学机械平面化(cmp)平整导体层的表面，以及将导体层图案化成互连116。

上述互连116提供至敏感电阻114的电连接。在mems传感器为压阻式传感器的情形下，上述互连116将四个敏感电阻114连接成惠斯通电桥。

该方法形成的mems结构100如图13所示。该mems结构100包括在半导体衬底201中形成的空腔302、位于所述空腔302上的敏感膜片202、以及位于所述敏感膜片202中的多个敏感电阻114。

在该实施例中，阱区103围绕空腔302。敏感膜片202包括岛状部202a以及围绕所述岛状部202a的连接部202b，所述岛状部202a的厚度大于所述连接部202b的厚度。进一步地，敏感膜片202包括第三掺杂区108形成的岛状部框架、第五掺杂区111形成的连接部框架、以及位于第三掺杂区108和第五掺杂区111上的外延层113。第三掺杂区108和第五掺杂区111形成网格图案，外延层113覆盖第三掺杂区108和第五掺杂区111，并且填充所述网格图案的网孔以封闭所述空腔302。敏感电阻114位于外延层113中，与连接部202b的位置相对应。第三掺杂区108的结深大于第五掺杂区111的结深，并且第五掺杂区111围绕第三掺杂区108。进一步地，第三掺杂区108和第五掺杂区111的结深小于阱区103的结深。

该mems结构100还包括位于外延层113上的层间介质层115、以及穿过层间介质层115到达所述多个敏感电阻114的互连116。所述多个敏感电阻114均匀分布于敏感膜片的连接部202b，经由互连形成惠斯通电桥。

在该mems结构中，半导体衬底201和敏感电阻114例如为p型掺杂区，阱区103、第三掺杂区108和第五掺杂区111例如为n型掺杂区。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。