MEMS器件及其制备方法与流程

本发明涉及半导体技术领域，具体涉及一种mems器件及其制备方法。

背景技术：

mems(micro-electro-mechanicalsystem，微机电系统)技术是指一种可将机械构件、驱动部件、光学系统、电控系统集成为一个整体的微型系统，它用微电子技术和微加工技术(如硅体微加工、硅表面微加工、晶片键合等)相结合的制造工艺，制造出各种性能优异、价格低廉、微型化的传感器(例如惯性传感器、压力传感器、加速度传感器等)、执行器、驱动器和微系统。

现有技术中mems器件的制备过程以及封装过程通常包括：提供mems晶圆，在所述mems晶圆上形成有各种mems结构，在所述mems晶圆上还形成有图案化的键合材料层，例如铝环等，然后将顶部晶圆与mems晶圆对准进行键合，在键合过程中由于高温铝会溢出，从而导致mems器件功能失效，或者会导致mems器件的可靠性降低。

为了解决该问题，现有的方法是在铝环周围长一层阻挡层，防止溢出的铝和mems结构相接触，这样方法可以改善铝的溢出，但是形成阻挡层的步骤中，需要先沉积阻挡材料，阻挡材料覆盖铝环及mems晶圆，之后通过刻蚀形成阻挡层，但是在刻蚀的过程中会不可避免的对mems结构造成损伤，并且铝环顶部残留的阻挡层材料会对后续与顶部晶圆的键合造成影响。

技术实现要素：

本发明的目的在于提供一种mems器件及其制备方法，mems结构形成于第一基底上，侧墙形成于第二基底上，将第一基底的第一键合垫压接至第二基底的第二键合垫上进行键合，在防止第一键合垫由于高温溢出的同时，避免对mems造成损伤，提高键合效率。

为实现上述目的，本发明提供一种mems器件的制备方法，包括以下步骤：

提供一第一基底，在所述第一基底上形成mems结构以及位于所述mems结构上的多个第一键合垫；

提供一第二基底，在所述第二基底上形成多个第二键合垫及多个侧墙，所述侧墙包围所述第二键合垫，所述侧墙和被包围的所述第二键合垫之间具有间隙；

进行键合工艺，将所述第一基底上的第一键合垫压接至所述第二基底上的第二键合垫上进行键合，所述侧墙在所述第二基底上的投影包围所述第一键合垫在所述第二基底上的投影。

可选的，形成所述第二键合垫的方法包括：

在所述第二基底上形成第二键合材料层；

对所述第二键合材料层进行图形化，形成多个所述第二键合垫。

可选的，在所述第二基底上形成第二键合材料层之前，所述mems器件的制备方法还包括：在所述第二基底上形成一绝缘层。

可选的，形成所述侧墙的方法包括：

形成覆盖所述绝缘层与所述第二键合垫的侧墙材料层；

对所述第二键合垫之间的所述侧墙材料层、绝缘层以及部分所述第二基底进行图形化，形成一凹槽，所述凹槽的侧壁与所述第二键合垫之间保留有部分所述侧墙材料层；

对所述侧壁与所述第二键合垫之间且靠近所述第二键合垫的所述侧墙材料层进行刻蚀，暴露出所述绝缘层，形成所述侧墙。

可选的，在形成所述侧墙材料层之后，在进行图形化之前，所述mems器件的制备方法还包括：对所述侧墙材料层进行平坦化，直至暴露出所述第二键合垫。

可选的，在所述第一基底上形成所述mems结构之前，在所述第一基底上形成cmos控制电路。

可选的，形成所述mems结构的方法包括：

在所述第一基底上形成与所述cmos控制电路电连接的固定电极；

在所述第一基底及固定电极上形成牺牲层，所述牺牲层与所述固定电极在所述第一基底上的投影交叠；

形成覆盖所述第一基底、固定电极及牺牲层的第一介质层、半导体材料层及第二介质层；

在所述第二介质层、半导体材料层及第一介质层内形成与所述固定电极电连接的导电插塞；

在所述第二介质层内形成暴露部分所述半导体材料层的第一开口，所述第一开口与所述牺牲层在所述第一基底上的投影交叠；

对所述第一开口下方所述半导体材料层进行刻蚀，形成暴露所述牺牲层的通孔，并去除所述牺牲层，在所述牺牲层的位置形成空腔。

可选的，在形成所述第一开口的过程中，同时形成暴露所述半导体材料层的第二开口，所述第二开口与所述牺牲层在所述第一基底上的投影错开。

可选的，在形成所述第一开口之后，在形成通孔之前，所述mems器件的制备方法还包括：形成覆盖所述第二介质层、导电插塞、并填充第一开口与第二开口的第一键合材料层，对所述第一键合材料层进行图形化，形成与导电插塞电连接的第一键合垫、与位于所述第二开口下方的半导体材料电连接的控制电极。

相应的，本发明还提供一种mems器件，包括：

一第二基底，位于所述第二基底上的多个第二键合垫，以及位于每个所述第二键合垫周围的所述第二基底上的侧墙，所述侧墙包围所述第二键合垫且所述侧墙与被包围的所述第二键合垫之间具有间隙；

与所述第二键合垫相键合的第一键合垫，位于所述第一键合垫上的mems结构，位于所述mems结构上的第一基底；

其中，所述侧墙在所述第二基底上的投影包围所述第一键合垫在所述第二基底上的投影。

可选的，在所述第二基底与所述mems结构之间还形成有cmos控制电路。

可选的，所述mems结构包括：

位于所述第一基底上的与所述cmos控制电路电连接的固定电极；

位于所述固定电极及所述第一基底上的第一介质层、半导体材料层与第二介质层；

位于所述第二介质层、半导体材料层及第一介质层内的与所述固定电极电连接的导电插塞；

位于所述固定电极与所述半导体材料层之间的第一介质层内的空腔，所述固定电极与所述空腔在所述第一基底上的投影交叠；

位于所述第二介质层内的第一开口，所述第一开口与所述空腔在所述第一基底上的投影交叠；以及位于第一开口暴露出的所述半导体材料层内的通孔，所述通孔延伸至所述空腔。

可选的，所述mems结构还包括：位于所述第二介质层内的第二开口，与位于所述第二开口下方的所述半导体材料层电连接的控制电极，所述第二开口与所述空腔在所述第一基底上的投影错开。

可选的，所述第一键合垫位于所述导电插塞上，且与所述导电插塞电连接。

与现有技术相比，本发明提供的mems器件及其制备方法具有以下有益效果：

在第一基底上形成mems结构与第一键合垫，在第二基板上形成第二键合垫与侧墙，所述侧墙包围所述第二键合垫且所述侧墙与被包围的所述第二键合垫之间具有间隙，将所述第一基底上的第一键合垫压接至所述第二基板上的第二键合垫进行键合，所述侧墙在所述第二基底上的投影包围所述第一键合垫在所述第二基底上的投影，在键合过程中所述侧墙能够阻挡所述第一键合垫的溢出，并且由于所述侧墙形成在所述第二基底上，能够避免形成侧墙的过程中对mems造成的损伤，并且由于在所述第一键合垫上不会有侧墙残留，在一定程度上提高了键合效率。

附图说明

图1a～1i为一mems器件的制备方法的各步骤结构示意图。

图2为本发明一实施例所提供的mems器件的制备方法的流程图。

图3a～图3i为本发明一实施例所提供的mems器件的制备方法的各步骤结构示意图。

具体实施方式

一般情况下，mems器件的制备方法主要包括：第一步骤，提供一第一基底，在所述第一基底上形成mems结构与多个第一键合垫，以及在每个所述第一键合垫的周围形成侧墙。第二步骤，提供一第二基底，在所述第二基底上形成多个第二键合垫。第三步骤，将所述第二基底朝下压接至所述第一基底上，所述第二基底上的第二键合垫与所述第一基底上的第一焊键合进行键合。当然，第一步骤与第二步骤可以同时进行。

图1a～1i为所述mems器件的制备方法的各步骤结构示意图。如图1a～1i所述，以所述mems结构为惯性传感器结构为例，对所述mems器件的制备方法进行具体介绍：

在第一步骤中，首先，提供一第一基底1，在所述第一基底1上形成有cmos控制电路(未图示)，在所述第一基底1上形成与所述cmos控制电路电连接的固定电极2，固定电极2可以采用互连结构中的互连线充当；在所述第一基底1及固定电极2上形成牺牲层3，所述牺牲层3与所述固定电极2在所述第一基底1上的投影交叠；形成覆盖所述第一基底1、固定电极2及牺牲层3的第一介质层4、半导体材料5以及第二介质层6，所述半导体材料5用于形成惯性传感器的可动电极；然后在所述第二介质层6、半导体材料5及第一介质层4内形成与所述固定电极2电连接的导电插塞7，在所述导电插塞7的侧壁(即与所述第二介质层6、半导体材料层5以及第一介质层4接触的位置)上形成有绝缘层，以防止所述导电插塞7与所述半导体材料层5电连接，最终形成如图1a所示的结构。

然后，对所述第二介质层6进行图形化，在所述第二介质层6内形成暴露出部分所述半导体材料层5的第一开口(未图示)，所述第一开口与所述牺牲层3在所述第一基底1上的投影不重叠；接着形成覆盖所述第二介质层6、导电插塞7、并填充所述第一开口的第一金属层，所述第一金属层的材料优选为铝；接着，对所述第一金属层进行图像化，形成与所述导电插塞7电连接的第一键合垫8、与所述位于所述第一开口下方的所述半导体材料层5电连接的控制电极9，形成如图1b所示的结构。

接着，形成覆盖所述第二介质层6、第一键合垫8、控制电极9的侧墙材料层10，如图1c所示。接着，对所述侧墙材料层10进行图像化，在所述第一键合垫8的周围形成侧墙11，所述侧墙11围绕所述第一键合垫8，且所述侧墙11与所述第一键合垫8之间具有间隔，如图1d所示。

接着，对所述第二介质层6进行图像化，去除未被所述第一键合垫8与侧墙11，以及所述第一键合垫8与所述侧墙11之间的间隙所覆盖的所述第二介质层6，在所述第二介质层6内形成暴露部分所述半导体材料层5的第二开口61，所述第二开口61与所述牺牲层3在所述第一基底1上的投影重叠，如图1e所示。

接着，对所述第二开口61下方的所述半导体材料层5进行刻蚀，在所述第一开口61下方的半导体材料层5及第一介质层4内形成暴露所述牺牲层3的通孔12；通过所述通孔12去除所述牺牲层3，在所述牺牲层3的位置处形成空腔13，使得所述半导体材料层5中对应空腔13的部分可以上下移动，构成惯性传感器的可动电极，最终形成如图1f所示的结构。至此形成mems结构，所述mems结构主要包括所述固定电极2、空腔13与可动电极。

在第二步骤中，首先，提供一第二基底14，在所述第二基底14上依次形成绝缘层15与第二金属层，接着，对所述第二金属层进行图形化，形成第二键合垫16，如图1g所示，所述第二金属层优选为锗。然后，继续对所述绝缘层15以及部分所述第二基底14进行图形化，在相邻所述第二键合垫16之间形成凹槽(未标识)，形成如图1h所示的结构。

接着执行第三步骤，将所述第二基底14上的第二键合垫16下压至所述第一基底1上的第一键合垫8上进行键合，即所述第一基底1形成有第一键合垫8的一侧朝上，所述第二基底14形成有第二键合垫16的一侧朝下进行键合，所述第一基底1靠近地面，所述第二基底14远离地面，形成如图1i所示的结构。在键合过程中由于具有高温过程，由铝制作而成的第一键合垫8在高温下会呈半融状态，由于压力的存在，呈半融状态的第一键合垫8流至所述第一键合垫8与所述侧墙11之间的间隙内，所述侧墙11能够防止所述第一键合垫8溢出至所述mems结构。

但是，由于在形成侧墙11的过程中，需要在所述第一键合垫8上形成侧墙材料层10，之后对所述侧墙材料层10进行图形化形成侧墙11，在这一过程中，在所述第一键合垫8上会不可避免的残留有侧墙材料层，从而对后续的键合造成影响。并且，在刻蚀所述侧墙材料层10与所述第二介质层6的过程中也会对所述半导体材料层5造成损伤，从而影响所述mems结构的性能，对最终形成的mems器件造成影响。

针对上述问题，本申请发明人提出了一种mems器件及其制备方法。

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。

本发明提供一种mems器件的制备方法，如图2所示，包括以下步骤：

步骤s100：提供一第一基底，在所述第一基底上形成mems结构与以及位于所述mems结构上的多个第一键合垫；

步骤s200：提供一第二基底，在所述第二基底上形成多个第二键合垫及多个侧墙，所述侧墙包围所述第二键合垫，所述侧墙和被包围的所述第二键合垫之间具有间隙；

步骤s300：进行键合工艺，将所述第一基底上的第一键合垫压接至所述第二基底上的第二键合垫上进行键合，所述侧墙在所述第二基底上的投影包围所述第一键合垫在所述第二基底上的投影。

图3a～图3i为本发明一实施例所提供的mems器件的制备方法的各步骤的结构示意图，请参考图2所示，并结合图3a～图3i，以所述mems器件为惯性传感器为例(则mems结构为惯性传感器结构)，详细说明本发明提出的mems器件的制备方法：

在步骤s100中，提供一第一基底100，在所述第一基底上形成mems结构与多个第一键合垫。具体的，

首先，如图3a所示，提供一第一基底100，所述第一基底100的材质可以为硅基底，也可以是锗、锗硅、砷化镓基底或绝缘体上硅基底。本领域技术人员可以根据需要选择第一基底，因此第一基底的类型不应限制本发明的保护范围。在所述第一基底100上可以形成cmos控制电路(未图示)，在所述第一基底100上形成与所述cmos控制电路电连接的固定电极110。

在本实施例中，首先，利用cmos工艺在所述衬底上形成cmos控制电路，形成覆盖所述第一基底及cmos电路的介质层，在所述介质层内形成与所述cmos控制电路电连接的导电插塞(未图示)，在所述介质层上形成与所述导电插塞电连接的固定电极110。所述固定电极110可以采用互连结构中的互连线充当。所述cmos控制电路用于将惯性传感器的物理量变化转换成电信号变化，所述固定电极110与所述cmos控制电路电连接，以此来检测固定电极110的电性变化。

请继续参照如图3a所示，在所述第一基底100及固定电极110上形成牺牲层120，所述牺牲层120与所述固定电极110在所述第一基底100上的投影交叠，即所述固定电极110与所述牺牲层120具有正对面积。本实施例中，所述牺牲层120的形成方法包括：形成覆盖所述第一基底100及固定电极110的牺牲材料层，所述牺牲材料层的形成方法可以为化学气相沉积，然后对所述牺牲材料层进行图形化，形成牺牲层120。在后续工艺中，所述牺牲层120会被去除，在后续去除所述牺牲层120时，为了能够将所述牺牲层120去除干净，并不会损失惯性传感器的其他结构，在本实施例中，所述牺牲层120的材料设置为无定型碳。在其他实施例中，所述牺牲层120也可以选择其它容易在后续工艺去除的材料，不应局限于本实施例。

请继续参照如图3a所示，形成覆盖所述第一基底100、固定电极110及牺牲层120的第一介质层130、半导体材料层140及第二介质层150。所述第一介质层130的材料可以为氧化硅、氮化硅或氮氧化硅等介质材料。所述半导体材料层140的材料为导电材料，用于形成惯性传感器的可动电极，本实施例中，所述导电材料为掺杂多晶硅。在其他实施例中，所述导电材料也可以为其他适于用作可动电极的材料，如掺杂外延生长硅。所述半导体材料层140与所述cmos控制电路电连接，以此来检测可动电极的电性变化。所述第二介质层150的材料可以为氧化硅、氮化硅或氮氧化硅等介质材料。

请继续参照如图3a所示，在所述第二介质层150、半导体材料层140及第一介质层130内形成与固定电极110电连接的导电插塞160。

本实施例中，所述导电插塞160的形成方法包括：对所述第二介质层150、半导体材料层140及第一介质层130进行刻蚀，以形成暴露所述固定电极的通孔(未标识)；形成覆盖所述第二介质层150、并填充所述通孔的导电材料层，所述导电材料层可以为钨；然后进行化学机械研磨，直至暴露出所述第二介质层150，剩余的填充在所述通孔内的导电材料层构成所述导电插塞160。

在本实施例中，在形成覆盖所述第二介质层150、并填充所述通孔的导电材料层之前，还包括：在所述通孔的侧壁形成绝缘层(未标识)，以防止所述导电插塞160与所述半导体材料层140电连接。

如图3b所示，对所述第二介质层150进行图形化，在所述第二介质层150内形成暴露部分所述半导体材料层140的第一开口151与第二开口(未标识)，所述第一开口151与所述牺牲层120在所述第一基底100上的投影交叠，所述第二开口与所述牺牲层120在所述第一基底100上的投影错开。在后续工艺中，用于通过所述第一开口151对所述半导体材料层140进行刻蚀形成通孔，用于在所述第二开口所在位置形成与所述半导体材料层140电连接的电极。本实施例中，所述图形化方法为干法刻蚀。

接着，请继续参考图3b所示，形成覆盖所述第二介质层150、导电插塞160、并填充第一开口151与第二开口的第一键合材料层，对所述第一键合材料层进行图形化，形成与导电插塞电连接的第一键合垫170、形成与位于所述第二开口下方的所述半导体材料层140电连接的控制电极180。在本实施例中，所述第一键合材料层的材料优选为铝，所述第一键合材料层的图形化工艺为各向异性干法刻蚀。

如图3c所示，对所述第一开口151下方的所述半导体材料层140进行刻蚀，形成暴露所述牺牲层120的通孔141，然后通过所述通孔141去除所述牺牲层120，以在所述牺牲层120所在位置形成空腔190，使得所述半导体材料140中对应空腔190的部分可以上下移动，构成惯性传感器的可动电极。本实施例中，利用灰化方法去除所述牺牲层120，灰化工艺中可以采用氧气。

至此，形成mems结构，mems结构主要包括所述固定电极110、空腔190与可动电极。所述固定电极110与所述可动电极形成一对电容。如果在特定方向提供一个惯性力，所述可动电极沿着惯性力的方向移动，即相对于所述固定电极110移动，该相对的移动导致所述固定电极110与可动电极形成的电容的电容值发生改变。通过测量该电容值相对于器件静止时电容参考值的变化，从而可以测量出可动电极相对于固定电极110的移动，计算得到惯性力。

在步骤s200中，提供一第二基底，在所述第二基底上形成多个第二键合垫及多个侧墙，所述侧墙包围所述键合垫，所述侧墙和被包围的所述第二键合垫之间具有间隙。需要说明的是，所述步骤s200与所述步骤s100可以不分先后，也可以在执行步骤s200之后再执行步骤s100，本发明对此不做限定。

首先，如图3d所示，提供一第二基底200，所述第二基底200的材质可以为硅基底，也可以是锗、锗硅、砷化镓基底或绝缘体上硅基底。本领域技术人员可以根据需要选择第一基底，因此第二基底的类型不应限制本发明的保护范围。在所述第二基底200上依次形成绝缘层210与第二键合材料层，对所述第二材料层进行图形化直至暴露出所述绝缘层210，形成多个第二键合垫220。在本实施例中，所述第二键合材料层的材料优选为锗，所述第二键合材料层的图形化工艺为各向异性干法刻蚀。所述绝缘层210的材料优选为氧化硅、氮化硅或氮氧化硅。

接着，如图3e所示，形成覆盖所述绝缘层210与所述第二键合垫220的侧墙材料层230，所述侧墙材料层230优选为氧化硅。然后，对所述侧墙材料层230进行平坦化，直至暴露出所述第二键合垫220，所述第二键合垫220的上表面与所述侧墙材料层230的上表面平齐，如图3f所示。

然后，如图3g所示，对所述第二键合垫220之间的所述侧墙材料层230、绝缘层210以及部分所述的第二基底200进行图形化，形成一凹槽240，所述凹槽240的侧壁与所述第二键合垫220之间保留有部分所述侧墙材料层230，即所述第二键合垫220之间的所述侧墙材料层230、绝缘层210以及第二基底200并未完全去除，即在水平方向上，相邻所述凹槽240之间的距离h1大于所述第二键合垫220的宽度。

然后，如图3h所示，对所述凹槽240的侧壁与所述第二键合垫220之间且靠近所述第二键合垫220的所述侧墙材料层230进行刻蚀，暴露出所述绝缘层210，形成所述侧墙231，即对剩余的所述侧墙材料层230进行刻蚀，去除紧贴所述第二键合垫220的所述侧墙材料层230，使所述侧墙材料层230与所述第二键合垫220之间形成有间隔，最终剩余的所述侧墙材料层230形成侧墙231。

接着执行步骤s300，进行键合工艺，将所述第一基底100上的第一键合垫170压接至所述第二基底200上的第二键合垫220上进行键合，所述侧墙231在所述第二基底200上的投影包围所述第一键合垫170在所述第二基底200上的投影，如图3i所示。

所述第一基底100在上，所述第二基底200在下进行键合，即所述第二基底200上形成有第二键合垫220的一侧朝上，所述第一基底100上形成有第一键合垫170的一侧朝下，亦即所述第二基底200与所述第一基底100相比更靠近地面，这样，在进行键合时，所述第一键合垫170由于高温作用呈现半融状态时会由于重力的作用流至所述第二键合垫220与所述侧墙231之间的间隙内，所述侧墙231阻止所述第一键合垫170流动至所述惯性传感器结构内。并且由于所述侧墙231形成在所述第二基底200上，能够避免形成侧墙231的过程中对mems造成的损伤，并且由于在所述第一键合垫170上不会有侧墙残留，在一定程度上提高了键合效率。

需要说明的是，本实施例以mems器件为惯性传感器为例进行说明，在其他实施例中，所述mems器件还可以为压力传感器、加速度传感器等器件。

相应的，本发明还提供一种mems器件，采用如上所述的mems器件的制备方法制作而成，请参考图3i所示，所述mems器件包括：

一第二基底200，位于所述第二基底200上的多个第二键合垫220，以及位于每个键合垫220周围的所述第二基底200上的侧墙231，所述侧墙231包围所述第二键合垫220且所述侧墙231与被包围的所述第二键合垫220之间具有间隙；

与所述第二键合垫220相键合的第一键合垫170，位于所述第一键合垫170上的mems结构，位于所述mems结构上的第一基底100；

其中，所述侧墙231在所述第二基底200上的投影包围所述第一键合垫170在所述第二基底200上的投影。

进一步的，在所述第二基底200与所述mems结构之间还形成有cmos控制电路(未图示)。

进一步的，所述mems结构包括：

位于所述第一基底100上的与所述cmos控制电路电连接的固定电极110；位于所述固定电极110及所述第一基底100上的第一介质层130、半导体材料层140与第二介质层150；

位于所述第二介质层150、半导体材料层140及第一介质层130内的与所述固定电极110电连接的导电插塞160；

位于所述固定电极110与所述半导体材料层140之间的第一介质层130内的空腔190，所述固定电极110与所述空腔190在所述第一基底100上的投影交叠；

位于所述第二介质层150内的第一开口(未图示)，所述第一开口与所述空腔190在所述第一基底100上的投影交叠；以及位于第一开口暴露出的所述半导体材料层140内的通孔141，所述通孔141延伸至所述空腔190。

更进一步的，所述mems结构还包括：位于所述第二介质层150内的第二开口(未图示)，与位于所述第二开口下方的所述半导体材料层140电连接的控制电极180，所述第二开口与所述空腔190在所述第一基底100上的投影错开。

进一步的，所述第一键合垫170位于所述导电插塞160上，且与所述导电插塞160电连接。

综上所述，本发明提供的mems器件及其制备方法中，在第一基底上形成mems结构与第一键合垫，在第二基板上形成第二键合垫与侧墙，所述侧墙包围所述第二键合垫且所述侧墙与所述第二键合垫之间具有间隙，将所述第一基底上的第一键合垫压接至所述第二基板上的第二键合垫进行键合，所述侧墙在所述第二基底上的投影包围所述第一键合垫在所述第二基底上的投影，在键合过程中所述侧墙能够阻挡所述第一键合垫的溢出，并且由于所述侧墙形成在所述第二基底上，能够避免形成侧墙的过程中对mems造成的损伤，并且由于在所述第一键合垫上不会有侧墙残留，在一定程度上提高了键合效率。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。