用于调设在腔中的压力的方法和半导体系统与流程

本发明涉及一种用于调设在借助于衬底和衬底罩构造的腔中的压力的方法，其中，所述腔是半导体系统、尤其是晶片系统的部分。此外，本发明涉及一种半导体系统、尤其是晶片系统，其包括借助于衬底和衬底罩构造的腔。

背景技术：

在半导体技术中，在腔或者说空心室中布置有微机电系统(mems)、尤其是传感器。在此的目标是，在腔中建立用于mems的工作压力或运行压力，该压力确保相应mems的尽可能优化的运行。这种mems例如可以构造用于测量加速度、转速、磁场或可能的压力并且针对汽车和消费领域中的不同应用以大批量制造。

为了调设用于确定传感器的腔中的压力，已知各种技术。在再密封技术中，在晶片键合(或借助于薄层封盖技术的封闭)之后使腔敞开，调设出合适的内压，并且随后又将腔封闭。所述封闭例如可以通过薄层沉积或通过激光再密封(de102014202801a1)进行，其中，围绕入口孔的靠近表面的环境区域通过借助于激光的局部热量引入而局部地熔化。

此外已知，气体微粒可以具有通过材料层的一定的渗透性，即所述气体微粒可以穿过确定的固体扩散。扩散效果或泄露气体流与分压差、加载以气体的面的横截面积成正比并且与材料层的厚度成反比。此外，所述扩散效果或泄露气体流与温度强烈相关(尤其是指数相关)，即在高温时比在室温时明显更突出。与此相关地，de102005001449b3描述了，在具有在半导体构件的空心室和外表面之间的半导体氧化物区域的半导体构件中，半导体氧化物区域可以用作为一种用于使确定惰性气体通过的阀，以便实现预给定的内压。

为了改善mems的经济性和功能性，在消费电子部件中构件的成本减小和进一步的微型化尤其是重要的。因此，mems传感器的集成密度的增大(即在相同的结构空间上实现更多的功能性)是值得努力的。为此，在最近的时间内更多地将转速和加速度传感器布置同一个芯片上。

在不同传感器在同一个芯片上的组合中、例如在转速和加速度传感器的组合中的要求之一在于传感器的不同的最佳的运行压力。

技术实现要素：

本发明的任务是提供一种用于调设在借助于衬底和衬底罩构造的腔中的压力的方法，其中，腔是半导体系统、尤其是晶片系统的部分，该方法能够实现集成密度的有效的、灵活的和/或成本有利的增大。

用于调设在借助于衬底和衬底罩构造的腔中的压力的根据本发明的方法相对于现有技术具有以下优点：借助于扩散步骤可以在半导体系统的一个腔和一个另外的腔中建立不同的压力或者说内压。根据本发明，相对于到所述另外的腔中的扩散而言，可以借助于扩散区域进行到所述腔中的增加的气体扩散。由此能够实现针对不同的mems的成本有效的和可靠的压力调设，由此可以特别有利地增大集成密度。根据本发明，有利地仅需要非常小的或不需要芯片的附加面积来构造扩散入口。

此外，可以取消可能的侵入性技术(invasivetechnik)、如激光再密封。由此可以减小浓烟危险。此外，不出现不希望的形貌，其如在激光再密封过程中是典型情况。

根据本发明，所述另外的腔在扩散步骤期间至少基本上受保护以防止气体侵入到所述另外的腔中，这尤其理解为，不发生到所述另外的腔中的扩散，或者相比于到所述腔中的扩散发生明显较小的到所述另外的腔中的扩散。

优选地，到所述腔中的扩散性(或扩散流量或扩散速率)至少是到所述另外的腔中的另外的扩散性(或另外的扩散流量或另外的扩散速率)的至少25倍大、特别优选至少50倍大。因此，例如在扩散速率的比例为1：100时，在所述另外的腔中的内压调设为0.5mbar并且在所述腔中的内压调设为50mbar。

根据本发明，可以有利地考虑，微机电系统和所述另外的微机电系统构造为不同类型的mems。mems和所述另外的mems尤其具有不同的最佳的工作压力。所述微机电系统例如可以是加速度传感器，并且所述另外的微机电系统例如可以是转速传感器。

理想地，转速传感器在充分的真空中、典型地在0.1mbar和2mbar之间运行，而加速度传感器至少应在很大程度上受减振。因此，加速度传感器典型地在100mbar或者一般30mbar至1000mbar的数量级的内压的情况下运行。因此，对于转速和加速度传感器在一个芯片上的同时运行有利的是，在严密封盖的芯片中形成具有不同内压的两个分开的腔容积。

根据本发明，气体优选可以是氖气。但也可以考虑其他气体种类如氦气或氢气或气体混合物。有利地，所述气体应该是具有穿过扩散区域的材料、尤其穿过氧化物的相对高的渗透性的气体或气体混合物。

在使用氖气时，由于高粘性，仅须有利地在所述腔中调设出相对较低的内压，以便实现好的减震效果。

在扩散步骤期间，半导体系统在温度升高到几百℃(并且优选在压力升高)的情况下尤其暴露给气体气氛、尤其是氖气气氛。在这种条件下，气体原子借助于扩散区域扩散到所述腔的内部中。

此外，本发明的任务通过用于调设在借助于衬底和衬底罩构造的腔中的压力的方法来解决，其中，腔是半导体系统、尤其是晶片系统的部分，其中，半导体系统包括借助于衬底和衬底罩构造的另外的腔，其中，在所述腔中布置有微机电系统，其中，在所述另外的腔中布置有另外的微机电系统，其中，扩散区域布置在衬底和/或衬底罩中，其中，所述方法至少包括以下扩散步骤：

--在扩散步骤中，气体借助于扩散区域从所述腔扩散到环境中，其中，

--在扩散步骤期间，气体从所述腔到环境中的扩散性和/或扩散流量高于气体从所述另外的腔到环境中的另外的扩散性和/或另外的扩散流量，和/或，

--在扩散步骤期间，所述另外的腔至少受保护以防止气体排出到环境中。所述方法具有以下优点：借助于扩散步骤可以在半导体系统的所述腔和所述另外的腔中建立不同的压力或者说内压。根据本发明，相对于从所述另外的腔的扩散，借助于扩散区域尤其可以进行从所述腔的增加的扩散。由此对于不同的mems能够实现成本有效的和可靠的压力调设，由此可以特别有利地增大集成密度。尤其可以有利地取消可能的侵入性技术、如激光再密封。

有利的扩展方案和实施方式由下面得出。

扩散区域具有氧化物，其中，扩散区域尤其由氧化物组成，由此根据本发明的实施方式以有利的方式能够实现气体借助于扩散区域到所述腔中的有效扩散。

扩散区域至少在扩散步骤期间将所述腔与面向环境的衬底表面和/或面向环境的衬底罩表面连续地连接起来，由此根据本发明的实施方式能够提供用于所述腔的具有可以特别精确限定的特性的扩散区域。在此，扩散特性尤其可以通过扩散区域的几何形状来调节。

在扩散步骤之前的前置步骤中，在衬底中在面向环境的衬底表面上和/或在衬底罩中在面向环境的衬底罩表面上产生槽，其中，槽延伸至扩散区域并且尤其使扩散区域露出，由此根据本发明的实施方式能够特别精确地并且可重复地调设扩散特性。借助于槽尤其可以限定扩散区域的边界面，在该边界面上能够使气体原子进入。该边界面的尺寸在扩散步骤期间对于扩散流量具有直接影响。

在用于产生硅贯通接触部、即硅通孔(tsv)的蚀刻步骤期间进行前置步骤，其中，在用于产生硅贯通接触部的蚀刻步骤期间尤其产生槽，由此根据本发明的实施方式能够特别节省成本地构造所述槽。由此尤其可以有利地取消用于产生槽的特定过程步骤在制造过程中的补充。

硅贯通接触部的电绝缘借助于所述槽建立，由此根据本发明的实施方式能够构造特别节省位置的和有效的槽以使扩散区域露出，该槽同时有助于贯通接触部的绝缘。

替代地，根据本发明可以考虑，所述槽是与贯通接触部的产生和绝缘分开的槽，但该槽仍可能在相同的蚀刻步骤中产生。

因此，根据本发明可以考虑与tsv最终方案(last-)的组合。在这里可能的是mems-tsv(在衬底中)和asic-tsv(在衬底罩中)。在两种情况下可以考虑，在施加tsv时需要的穿过mems或asic晶片的沟/槽用作为气体入口并且mems或asic晶片中的仅几微米厚的氧化物层用作为扩散层或扩散区域。随后针对两种tsv类型可以在过程中没有附加耗费的情况下考虑气密的封闭部，使得有效地防止氖气从腔中扩散回去。

邻接于扩散区域，在衬底中或在衬底罩中构造有通道，其中，气体尤其在扩散步骤中借助于扩散区域和通道从环境达到腔中或者从腔达到环境中，由此根据本发明的实施方式能够实现，除了扩散区域之外附加地提供敞开的通道，该通道提高在扩散步骤中到腔中的进入速率(从腔的排出速率)。因此，能够实现特别高的扩散速率。

衬底罩构造为专用的集成电路晶片(application-specificintegratedcircuit-wafer，asic-wafer)，由此根据本发明的实施方式能够提供有利的、特别节省位置的和功能正常的组件。

扩散区域构造在衬底或衬底罩的一个或多个扩散层中、尤其构造在一个或多个氧化物层中，由此根据本发明的实施方式能够提供扩散区域的特别有利的构造。

所述一个扩散层或所述多个扩散层具有扩散停止屏障，其中，扩散停止屏障尤其在扩散步骤期间至少基本上保护所述另外的腔以防气体侵入到所述另外的腔中或者以防气体从所述另外的腔排出，由此根据本发明的实施方式能够在扩散步骤中借助于扩散停止屏障使所述另外的腔至少部分地受保护以防止气体侵入(或气体排出)。在此尤其可能的是，所述一个扩散层或所述多个扩散层也邻接于所述另外的腔，但借助于扩散停止屏障中断开。扩散停止屏障例如可以由硅或金属制成。

替代地或附加地可以考虑，扩散层不邻接于所述另外的腔并且这样至少基本上防止气体在扩散步骤中侵入到所述另外的腔中(或气体排出)。

替代地可以考虑，扩散层邻接于所述另外的腔(并且不存在保护所述另外的腔的扩散停止屏障)。替代地，扩散层这样构造，使得(借助于扩散区域构造的)从环境到腔中的扩散路径具有比从环境到所述另外的腔中的另外的扩散路径(明显)更高的扩散性。因此，在扩散步骤中确定气体扩散的参数可以这样调设，使得发生足够的到所述腔中的气体扩散并且同时发生到所述另外的腔中的与此相比明显较少的扩散。

分离子步骤至少部分地在扩散步骤之前实施，其中，在分离子步骤期间并且尤其在扩散步骤之前，在衬底和/或衬底罩中产生沟，其中，所述沟至少延伸至扩散区域和/或至少延伸至扩散层，其中，沟优选至少完全穿过衬底或衬底罩，由此根据本发明的实施方式可能的是，腔的气体填充作为晶片的分离的部分实施并且因此可以有效地并且成本有效地集成到制造过程中。在分离时，晶片尤其借助于锯切过程被分成各个芯片。在该锯切过程中产生过沟，该沟使扩散区域露出。在此，晶片系统的分离优选在扩散步骤之前不完全地实施，即优选在扩散步骤之前不完全地锯切衬底和衬底罩。替代地，所述分离在沟的一定深度处停止并且随后实施扩散步骤。然后在扩散步骤之后完成分离。根据本发明，特别优选的是，所述腔和所述另外的腔布置在单个完成的芯片上，该芯片因此具有mems和所述另外的mems。必要时芯片还可以具有其他mems和相应的腔。

在扩散步骤之后的另外的步骤中，使衬底或衬底罩中的扩散区域和/或延伸直至扩散区域的槽通过扩散防护部封闭，由此根据本发明的实施方式能够特别有利地保护所述腔以防止在构件后来的运行和使用寿命期间的压力变化。在此，既可以进行直接遮盖，也可以在施加扩散防护部之前将一个或多个另外的层布置在扩散区域或槽上。替代地可以考虑，扩散区域(关于所使用的材料和其几何形状方面)这样构造，使得虽然在扩散步骤能够实现到腔中的必要扩散，但在扩散步骤之后在mems后来的运行中几乎不发生明显的压力变化。这能够通过以下方式实现：扩散步骤可以在温度增大并且环境中的气体压力预给定、尤其增大的情况下发生。

根据本发明可以考虑，通过扩散区域的合适的尺寸设定或多个扩散区域的构造，超过两个腔被填充以不同的气体压力。转速传感器的腔例如可以填充以非常小的内压p1<1mbar(如在晶片键合时所调设的那样)，压力传感器的腔可以填充以中间内压p2～10mbar并且加速度传感器的腔可以填充以高内压p3～100mbar。在此，转速传感器的腔例如不包括扩散区域，压力传感器包括小面积的(或厚的)扩散区域，并且加速度传感器包括大面积的(或薄的)扩散区域。由此，根据本发明可以考虑，在没有值得注意的更多花费的情况下，通过几何形状的适配在彼此分来的腔中呈现出不同内压的完整梯级。

本发明的另一主题是半导体系统、尤其是晶片系统，其包括借助于衬底和衬底罩构造的腔和借助于衬底和衬底罩构造的另外的腔，其中，在所述腔中布置有微机电系统，其中，在所述另外的腔中布置有另外的微机电系统，其中，在衬底和/或衬底罩中布置有扩散区域，其中，扩散区域这样构造，使得借助于扩散区域能够实施气体从环境到所述腔中的扩散，其中，

--气体从环境到所述腔中的扩散性和/或扩散流量高于气体从环境到所述另外的腔中的另外的扩散性和/或另外的扩散流量，和/或，

--所述另外的腔至少基本上受保护以防止气体侵入到所述另外的腔中。

本发明的另一主题是半导体系统、尤其是晶片系统，其包括借助于衬底和衬底罩构造的腔和借助于衬底和衬底罩构造的另外的腔，其中，在所述腔中布置有微机电系统，其中，在所述另外的腔中布置有另外的微机电系统，其中，在衬底和/或衬底罩中布置有扩散区域，其中，扩散区域这样构造，使得借助于扩散区域能够实施气体从所述腔到环境中的扩散，其中，

--气体从所述腔到环境中的扩散性和/或扩散流量高于气体从所述另外的腔到环境中的另外的扩散性和/或另外的扩散流量，和/或，

--所述另外的腔至少基本上受保护以防止气体从所述另外的腔排出。

对于根据本发明的半导体系统可以应用结合根据本发明的方法或结合根据本发明的方法的实施方式已经描述的特征、构型和优点。

附图说明

本发明的实施例在附图中示出并且在下面的描述中详细阐释。

图1示出根据本发明的实施方式的半导体系统、尤其是晶片系统的部分区域的示意性示图。

图2示出根据本发明的实施方式的半导体系统、尤其是晶片系统的部分区域的示意性示图。

图3示出根据本发明的实施方式的半导体系统、尤其是晶片系统的示意性示图。

图4示出根据本发明的实施方式的半导体系统、尤其是晶片系统的示意性示图。

图5、6、7和8示意性示出用于制造在图4中示出的根据本发明的实施方式的半导体系统的实施方式的过程步骤。

图9示出根据本发明的实施方式的半导体系统、尤其是晶片系统的示意性示图。

图10、11、12、13和14示意性示出用于制造根据本发明的实施方式的半导体系统、尤其是晶片系统的过程步骤。

图15示出根据本发明的实施方式的半导体系统、尤其是晶片系统的示意性示图。

图16示出根据本发明的实施方式的半导体系统、尤其是晶片系统的示意性示图。

图17、18、19、20和21示意性示出用于制造根据本发明的实施方式的半导体系统、尤其是晶片系统的过程步骤。

图22、23、24和25示意性示出用于制造根据本发明的实施方式的半导体系统、尤其是晶片系统的过程步骤。

在不同附图中，相同部分总是设有相同的附图标记，并且因此通常也分别仅命名或提到一次。

具体实施方式

在图1中示出根据本发明的实施方式的半导体系统、尤其是晶片系统的部分区域的示意性示图。所述系统包括衬底1和衬底罩2。衬底1和衬底罩2通过键合框33相互连接，使得构造有腔10或者说空心室10。在腔10中存在微机电系统3，该微机电系统至少部分地构造在mems功能层3’中。此外，根据本发明，存在具有另外的微机电系统7的另外的腔6，它们在图1中未示出。所述另外的腔6例如可以布置在所示出的腔10的右边。

在mems功能层3’下方布置有一个或多个扩散层26。所述扩散层可以构造为多个部分层或一个连续层。典型地，扩散层26包括氧化物。扩散区域20构造为扩散层的部分。扩散区域20将腔10的内部与环境21或与面向环境21的衬底表面1’连接。为此，在衬底1的mems功能层3’中存在槽22，该槽使扩散区域20向外露出。邻接于槽22并且在罩区域外部布置有具有铝层的键合垫31以用于借助线键合与微机电系统3电接触。键合垫31通过印制导线平面30与微机电系统3的部件导电连接。在扩散步骤中，气体、优选氖气经由扩散区域20从环境21扩散到腔10中。该扩散在图1中通过从槽22出发经由扩散区域20到腔10的内部的箭头示意性示出。在扩散步骤期间，气体从环境21到腔10中的扩散性和/或扩散流量高于气体从环境21到图1中未示出的另外的腔6中的另外的扩散性和/或另外的扩散流量。可能的是，所述另外的腔6在扩散步骤期间至少基本上被保护以防气体侵入到所述另外的腔6中。为此，还在扩散层26中在腔10和未示出的所述另外的腔6之间构造有扩散停止屏障27。因此，可以阻碍气体从腔10扩散到所述另外的腔6中。在扩散步骤期间，半导体系统在温度升高为几百摄氏度的情况下暴露给气体气氛、尤其是氖气气氛。在这些条件下，气体原子可以借助于扩散区域20扩散到腔10的内部中。在该情况下，扩散路径相对较长(键合框33的典型宽度位于100μm的数量级中)，使得扩散过程更慢地进行，因为扩散速率与扩散区域20或者说氧化物中的路径长度成反比。

在图2中示出根据本发明的实施方式的半导体系统、尤其是晶片系统的部分区域的示意性示图。在图2中示出的实施方式相应于在图1中示出的实施方式，附带着以下区别。相对于图1中示出的实施方式的区别在于，在图2中示出的实施方式中，邻接于扩散区域20在衬底1中构造有通道25。气体在扩散步骤中借助扩散区域20和通道25从环境21侵入到腔10中。为此，通道25尤其包括空心的核心区域，该核心区域使气体流变简单。典型地存在多个这种通道25。氧化物中的扩散路径由于这些小的敞开的通道25明显缩短。

这些通道25能够以不同的方式形成，按照图2中示出的实施方式例如通过在硅中、例如在印制导线平面30中挖出窄沟并且随后进行氧化物沉积而形成。在所述沟在深处完全由氧化物填充之前，所述沟由于在沟上侧的较高的沉积速率以氧化物封闭。由此产生(空心)通道25，气体可以近似无阻碍地穿过该通道扩散。

在图3的右侧分图中示出通道形成的替代形式。在该情况下，设立有较大的(蚀刻)通道25，其方式是，多晶硅层35被两次结构化并且多个氧化物层被沉积和结构化。在图3中示出根据本发明的实施方式的半导体系统、尤其是晶片系统的示意性示图。在此，图3的左侧部分示出半导体系统的示意性俯视图。示出具有微机电系统3的腔10和具有所述另外的微机电系统7的所述另外的腔6。微机电系统3通过具有多晶硅层35中的蚀刻通道25的印制导线38与用于线键合的键合垫31电连接。所述另外的腔6至少部分地由扩散停止屏障27围绕。所述另外的微机电系统7借助于布置在下布线平面36中的另外的印制导线38’与另外的键合垫31连接。扩散停止屏障27具有用于所述另外的印制导线38’的贯穿引导的中断部。在所述附图的右侧部分示出衬底1的层系统的相应示意性横截面。

如在图2和3中示出，能够通过气体通道25的局部构造大幅提升到mems元件的腔内部中的扩散速率。由此可以借助于到两个分开的腔10、6中的不同气体扩散特别有利地进行用于在芯片上的组合式mems元件3、7、如用于组合式转速和加速度传感器的两个不同腔压力的调设。

为此，半导体系统在晶片键合时施加有非常小的气体压力或真空，使得在两个腔10、6中首先建立非常小的内压，该内压例如对于转速传感器的运行是最佳的。然后使晶片在温度升高时暴露给气体气氛、优选氖气气氛。在此，进行到加速度传感器的腔10中的快速气体扩散，因为在这里仅需穿过经由扩散区域20的氧化物的非常短的路径。在这些实施方式中，在键合垫31和腔内部之间的扩散路径通过优选平行于印制导线走向的通道25而大幅缩短。此外，键合框在微机电系统3的区域中不具有扩散停止屏障。而所述另外的微机电系统7的所述另外的腔6借助于扩散停止屏障27保护以防止氖气向内扩散。在图3中示出的实施方式中，扩散停止屏障27(所述另外的腔6)仅在印制导线引导部的紧邻的环境中中断。因此，在所述另外的腔6中的对于氖原子而言可接近的氧化物进入面积是非常小的，此外扩散路径优选非常长。相应地，能够以有利的方式实现这两个腔10、6之间的氖气扩散的非常高的比例。

特别优选地，到两个腔6、10中的扩散速率的比例能够调设为1：50或更小的值，使得例如在比例为1：100的情况下可以在所述另外的腔6中调设出0.5mbar的内压，但在腔10中调设出50mbar的内压。

在图1至3中，在衬底1中的气体扩散基本上在键合框下方从键合垫区域开始进行，因为仅在键合垫31的环境中借助于晶片复合结构中的槽20使氧化物面暴露。芯片的其余三个侧面由相邻芯片限界，使得仅不渗透的硅面暴露(尤其是衬底罩2的上侧或mems衬底1的下侧)。

在图4中示出根据本发明的实施方式的半导体系统、尤其是晶片系统的示意性示图。与图1至3中示出的实施方式不同，在图4中示出的实施方式中，在衬底1中施加有气隙-硅贯通接触部24(airgap-troughsiliconvias，tsv)。由此可以取消键合垫31。借助穿过衬底1或衬底1的一部分的沟槽过程以用于使硅贯通接触部24绝缘，可以同时构造呈沟的形式的槽22作为气体通道。尤其地，在图4中示出的实施方式中，用于使扩散区域20露出的槽22是不同于硅贯通接触部24的绝缘部的槽。该槽22同样在衬底1或者说mems晶片的下扩散层26上停止。槽22尤其延伸直至扩散区域20。因此，通过扩散区域20产生到腔10的内部中的非常短的扩散路径。而对于所述另外的腔6存在经由扩散层26的二氧化硅的明显更长的扩散路径40。由于扩散路径40的大大增加的长度，在扩散步骤中仅发生非常小的或不发生到所述另外的腔6中的值得注意的气体扩散，而经由扩散区域20到腔10中的明显较短的扩散路径能够实现所希望的(较高的)扩散。相应地，在扩散步骤期间，气体从环境21到腔10中的扩散性和扩散流量高于气体从环境21到所述另外的腔6中的另外的扩散性和另外的扩散流量。根据本发明的一些实施方式可以考虑，通过在槽22的区域中的金属沉积形成扩散防护部47，该扩散防护部有效地阻碍氖气从构件中扩散出来。

在图5、6、7和8中示意性示出用于制造根据本发明的实施方式的半导体系统在图4中示出的实施方式的过程步骤。示出的仅是图4的芯片的右半部分。图5示出键合后的衬底1和衬底罩2。

在图6中示出，借助于在衬底1的后侧上的氧化物沉积部41和结构化部42形成氧化物栅格。借助于氧化物栅格(在用于产生硅贯通接触部24的绝缘沟期间)在衬底1中产生槽22。然后在温度升高的情况下，氖气借助于经由扩散区域20中的氧化物的扩散填充腔10。经由扩散区域20的非常短的、尤其仅几微米的扩散路径通过箭头示出。可以考虑，在所述另外的腔6的区域中不布置贯通接触部24，使得不存在用于气体在扩散步骤中到所述另外的腔6中的进入面。替代地，通过有利的几何构型能够实现，在贯通接触部24的区域中的有效扩散路径相比于经由扩散区域20从槽22出发的扩散路径是足够长的(如在图4中示出)。有利地可以考虑，槽22的数量和/或面积选择得相对较大，以便相比于在硅贯通接触部24的区域中的扩散提高经由扩散区域20的扩散速率。

腔10的填充借助于扩散区域20进行并且不构造直接的、无扩散的通向腔10的入口，由此可以在图7中示出的步骤中在不考虑包含在腔10中的内压的情况下在针对气体压力和温度的最佳值时有利地实现氧化物封闭部44，这在还未封闭或者说敞开的腔(没有扩散入口)的情况下是不可能的。由此在多个晶片的批量加工时得出以下优点：在图7中示出的后续过程可以更有效并且更灵活地实施。在图8中示出，使金属作为布线平面45被沉积和被结构化。随后可以考虑，布置附加的钝化层、凸块下金属部(ubm)和焊球46以用于构件或mems的电接触。根据本发明的一些实施方式可以考虑，通过在槽22(或者说气体通道22)的区域中的金属沉积作为扩散防护部47有效地阻碍氖气从腔10中扩散出去。当构件在较长时间的运行中暴露给明显升高的温度时，这是特别有利的。

在图9中示出根据本发明的实施方式的半导体系统、尤其是晶片系统的示意性示图。不同于在图4中的实施方式，在图9中示出的实施方式中取消用于气体扩散的专用蚀刻沟或气体通道的构造。替代地，使扩散区域20露出的槽22构造为在腔10的区域中的硅贯通接触部24的绝缘部的部分。在该情况下，通过在tsv24的区域中的表面微机械层、尤其是扩散层26的布局导致，在腔10的区域中比所述另外的腔6的区域中存在明显更短的扩散路径(经由扩散区域20)。在图9中，相应地，在所述另外的腔6中的扩散路径40明显长于经由扩散区域20到腔10中的扩散路径。在这里，特别有利地可以是，传感器下部结构(即扩散层26和硅布线平面35、35’)多层地实施。在该情况下，可以通过合适的结构化特别有利地实现用于腔10、6的扩散路径长度方面的大的差别。例如能够在腔10中移除布线平面35’和围绕的氧化物层26的大的区域，以便确保短的扩散路径。与此相对地，对于所述另外的腔6，布线平面35’实施为近似面式的防护部，该防护部仅在几个部位处中断，使得强烈地阻碍到所述另外的腔6的腔内部中的气体输送。

图10、11、12、13和14示意性示出用于制造根据本发明的实施方式的半导体系统、尤其是晶片系统的过程步骤。

图10示出键合的晶片复合结构，其包括衬底罩2和具有微机电系统3、7的衬底1。衬底罩2构造为asic。衬底罩2和衬底1通过键合框33这样连接，使得构成两个腔10、6。在另外的腔6中可以布置有吸气剂61。(多层的)扩散层26或者说氧化物层26构造为衬底罩2的部分，在该扩散层或者说氧化物层中布置有cmos晶片的金属化面50。通过使用吸气剂61也可以在小的腔容积中并且在针对所述另外的腔6使用所谓的防粘滞涂层(asc)的情况下实现相对较好的真空。防粘滞涂层倾向于释放气体。因此，在晶片键合时可达到的真空级别会降低。这尤其在非常小的腔容积的情况下、例如当mems晶片键合到不具有腔凹部的asic晶片(作为衬底罩2)上时适用。在使用吸气剂61的情况下，这些不期望的排气产品可以有效地由吸气剂61化学吸附。

可以考虑，在腔10中也使用吸气剂(未示出)。有利地，由此也可以在腔10降低(例如来自晶片键合或由于mems晶片已键合到其上的cmos晶片的排气所产生的)排气产品的影响。因此，内压承受明显较小的过程变化(在晶片上、一晶片相对于另外的晶片、一批次相对于另一批次)。在此，吸气剂优选有利地不用于调设腔内压、而是用于抽掉非惰性气体。

在图11中示出，在衬底罩2中构造有槽，所述槽主要为了制成贯通接触部24(参见图14)而产生。在此，用于构造贯通接触部24的槽位于金属化面50下面，以便之后能够实现接合到这种金属化面50上的电接合部。与这种槽的构造并行地，在腔10的区域中在衬底罩2中产生槽22。槽22使扩散区域20的氧化物层26露出。在氧化物层26的扩散区域20中优选不布置金属，以便不妨碍气体到腔10中的扩散。在露出之后，扩散区域20使腔10的腔内部与衬底罩2的面向环境21的衬底罩表面2’连接。借助于扩散区域20可以在扩散步骤中进行腔10的气体填充、尤其是氖气的填充。

在图12中示出可选的氧化物蚀刻步骤，该氧化物蚀刻步骤尤其可以在扩散步骤之前实施。在这里，使金属化面50这样露出，使得之后可以构造具有关于金属化面50的电接触的贯通接触部24。同时地，氧化物层26和由此的扩散区域20在槽22处变薄，这缩短了到腔10中的扩散路径。下面能够以特别高的扩散速率实施扩散步骤和腔10的气体填充(又通过槽22中的箭头标明)。从槽22出发到腔10中的扩散路径明显短于到所述另外的腔6的内部中的扩散路径，从而在扩散步骤中在腔10中比在所述另外的腔6中调设出明显更高的内压。

在图13中示出用于将氧化物钝化部51施加到贯通接触部24的侧壁上的氧化物沉积。钝化部随后在槽的底部上被移除，以便在之后的贯通接触部24的区域中露出金属化面50。扩散步骤和由此腔10的气体填充既可以在图13中示出的氧化物沉积之前也可以在其之后进行。

图14最终示出在金属沉积、结构化、钝化52(在该钝化中也填满所述槽)以及布置焊球46之后制成的构件。通过金属沉积，构造布线平面(rdl)45，借助于该布线平面提供在金属化面50和焊球46之间的电接触并且该布线平面由此尤其有助于构造贯通接触部24。此外，通过金属沉积(即rdl的沉积)同时使槽22的区域中的扩散区域20严密密封地封闭，使得不能进行从腔10的腔内部向外部的往回扩散。因此，借助于金属沉积既构造贯通接触部24也构造扩散防护部47，扩散区域20施加到该扩散防护部上。此外，凸块下金属部53布置在焊球46的区域中。

在图15中示出根据本发明的实施方式的半导体系统、尤其是晶片系统的示意性示图。示例性示出两个芯片，所述芯片分别包括具有微机电系统3的腔10和具有另外的微机电系统7的另外的腔6。所述组件可以向右并且向左任意地延续并且相应地包括附加的腔10、6。因此，所述组件作为晶片存在，还以复合结构的形式存在。在该实施方式中，扩散步骤在非常晚的过程阶段在分离芯片期间才实施。为此，晶片在扩散步骤之前在分离子步骤中(尤其在锯切步骤中)部分地锯切，由此在构造为asic的衬底罩2中(并且必要时部分在衬底1中)产生沟60。在此，在本发明的意义上，沟60也可以理解为槽22。在该实施方式中，在此将衬底罩2完全锯切。锯切过程尤其可以机械式地通过旋转的锯片、借助于等离子切割(plasmadicing)或激光切割(laserdicing)实现。在等离子切割或激光切割的情况下，也可以使未在整个芯片边缘上延伸的沟60敞开。这样例如可以产生在划刻沟(scribeline)的区域中、即在各个有用芯片之间的设置用于分离芯片的区域中的各个孔。通过沟60或划刻沟中的开口使芯片的侧面区域中的氧化物面露出。因此，沟60延伸至布置在衬底罩2的扩散层26中的扩散区域20，并且因此使扩散区域20露出。在asic的氧化物层26中，扩散停止屏障27基本上构造为环绕的金属环或密封环。此外，金属环防止cmos-asic中的金属-氧化物-组织中的裂纹扩展开。然而金属环或者说扩散停止屏障27在扩散区域20中中断。在该中断部位上替代于金属地布置有氧化物，由此实现氖气经由asic的氧化物层到腔10中的扩散。经由扩散区域20的扩散路径通过箭头标明。而所述另外的腔通过金属环受保护以防止气体扩散。在此，扩散步骤以有利的方式在分离子步骤之后、即在构造沟60之后进行。在扩散步骤之后可以完成分离并且这样加深沟60，使得所述沟切断整个衬底1(未示出)。

在图16中示出根据本发明的实施方式的半导体系统、尤其是晶片系统的示意性示图。在此，在图16中示出的实施方式类似于在图15中示出的实施方式。然而，在图16中示出的实施方式中，扩散不通过asic或衬底罩2进行，因为在该实施方式中金属环不具有中断部并且由此整个是完好的。替代地，扩散借助于衬底1或mems元件的扩散层26进行。为此，邻接于沟60地，在衬底1的扩散层26中存在扩散区域20。扩散区域20使腔10的内部与沟60无中断地连接。而对于所述另外的腔6存在扩散停止屏障27，该扩散停止屏障防止气体侵入到所述另外的腔6中。经由扩散区域20的扩散路径再次通过箭头示出。如在图15中示出的实施方式中，扩散步骤在分离子步骤之后进行，在该分离子步骤中构造有沟60。在这里也可以考虑，通过将气体通道附加地施加到mems元件或衬底1的表面微机械层中，使扩散路径明显缩短。

在图17、18、19、20和21中示意性示出用于制造根据本发明的实施方式的半导体系统、尤其是晶片系统的过程步骤。

图17示出借助于键合框33与衬底罩2连接的衬底1。腔10包括微机电系统3并且所述另外的腔6包括所述另外的微机电系统7。在腔10的腔内侧上，在衬底罩2上布置有氧化物层26，该氧化物层之后用作为用于氖气填充的扩散层。氧化物层沉积在衬底罩2的罩外侧上并且以氧化物栅格的形式结构化。

在图18中示出在沟槽过程之后的系统，在该沟槽过程中已经借助于氧化物栅格在衬底罩2中产生槽22。槽22延伸直至扩散区域20并且使该扩散区域露出。然后可以实施扩散步骤。到腔10中的气体扩散由箭头表明。

在图19中示出随后对氧化物栅格的封闭。

然后可以可选地进行氧化物层的结构化和用于严密封闭扩散入口的金属层的布置，如在图20中示出。在此，金属层尤其在槽22上方构造出扩散防护部47。金属沉积和结构化是可选的。在许多情况下，可以在存在传感器元件的常规运行条件时取消这些步骤。

在图21中示出用于电接触的键合垫31的随后构造。

在图22、23、24和25中示意性示出用于制造根据本发明的实施方式的半导体系统、尤其是晶片系统的过程步骤。在该情况下借助于布置在衬底罩2中的贯通接触部24进行氖气扩散。

在这里，图22示出衬底1和衬底罩2在键合之后的晶片复合结构。在衬底罩上侧上已经在之后的贯通接触部24的区域中施加具有氧化物栅格的氧化物层。通过氧化物栅格蚀刻出槽22，该槽同时用作为用于贯通接触部24的绝缘沟。槽22在布置在衬底罩内侧上的扩散层26(或者说氧化物层)上停止。穿过扩散层26的扩散区域20可以进行到腔10中的氖气扩散。

随后可以遵循氧化物封闭/钝化(图23)、氧化物结构化和金属沉积/结构化(图24)以及钝化、ubm和施加焊球(图25)的过程顺序，如在图23至25中示出的那样。

在图1至25中已经示出实施方式，在这些实施方式中，在扩散步骤中气体借助于扩散区域20从环境21扩散到腔10中，其中，在扩散步骤期间，气体从环境21到腔10中的扩散性和/或扩散流量高于气体从环境21到所述另外的腔6中的另外的扩散性和/或另外的扩散流量，和/或，在扩散步骤期间，所述另外的腔6至少基本上受保护以防气体侵入到所述另外的腔6中。

然而，根据本发明替代地也可以考虑，在扩散步骤中气体借助于扩散区域20从腔10扩散到环境21中，其中，在扩散步骤期间，气体从腔10到环境21中的扩散性和/或扩散流量高于气体从所述另外的腔6到环境21中的另外的扩散性和/或另外的扩散流量，和/或，在扩散步骤期间，所述另外的腔6至少基本上受保护以防止气体排出到环境21中。在该情况下，可以在扩散步骤中进行腔10的抽真空(或内压减小)。在这里尤其可以考虑，在晶片键合时两个传感器腔6、10填充以气体、优选是氖气。然后在扩散步骤中，氖气可以在温度升高时从借助于扩散区域20与环境21连接的腔10(例如转速传感器的腔10)中排出。该扩散步骤原则上即使在对具有大气压力的空气或氮气进行加热时也是可能的，因为氖气分压自身试图均衡。扩散过程的速度与压差成正比并且因此随着内压降低而越来越慢。因此，该方法(在扩散步骤期间对腔10抽真空)尤其可以在腔10、6中期望小的内压差时使用，例如以便均衡x-z-加速度传感器的布置在分开的腔10、6中的两个通道的减振。在这里例如可以考虑，晶片键合在300mbar(用于x通道的优化压力)的情况下实施并且随后通过借助于扩散区域20将氖气排出使腔10的内压下降到用于z-通道的200mbar。在此，相对于后来的填充过程而言技术上有利的是，加热炉(在该加热炉中进行扩散步骤)不需要氖气供给。替代地，在该实施方式中必须给晶片键合器加载以氖气。