技术新讯 > 微观装置的制造及其处理技术 > 微机电系统器件制备方法与流程  >  正文

微机电系统器件制备方法与流程

  • 国知局
  • 2024-07-27 12:29:41

本发明涉及微机电系统(micro-electro-mechanicalsystem,mems)领域,尤其涉及一种微机电系统器件制备方法。

背景技术:

在半导体衬底上形成mems器件的制备工艺中,通常是在半导体衬底的正面形成薄膜结构并在半导体衬底的背面刻蚀出背腔,以使薄膜结构覆盖于背腔上,如mems麦克风和mems压力传感器等均需要形成上述结构。在刻蚀出背腔后,需要对器件进行清洗、烘干等操作,由于薄膜结构厚度很薄,通常只有数微米级别,其承受应力的能力较差,在后续的传送及处理工艺过程中容易产生形变甚至破裂的技术问题。以mems麦克风的制备工艺为例进行说明,首先在半导体衬底的正面形成第一膜层和第二膜层以作为背板和振膜,然后对半导体衬底的背面刻蚀形成背腔,背腔占据的面积较大,使得背腔上方的结构由于厚度较薄而非常脆弱,在后续的工艺中,一方面会使得背腔上方的结构容易破裂,另一方面,半导体衬底背面形成有较大面积的背腔,由于传送器件时只能夹持在半导体衬底背腔以外的位置,背腔面积过大,也不利于自动化设备对器件进行操作,因此,限制了mems器件的生产效率。

技术实现要素:

基于此,有必要针对上述至少一个技术问题,提出一种新的微机电系统器件制备方法。

一种微机电系统器件制备方法,包括:

提供衬底,在所述衬底的正面形成第一牺牲层,在所述第一牺牲层上形成功能结构;

对所述衬底的背面进行刻蚀形成沟槽,所述刻蚀停止于所述第一牺牲层,所述沟槽相互连通且围合成封闭图形,所述衬底被所述沟槽包围的部分作为支撑结构;及

刻蚀所述第一牺牲层,所述支撑结构随着与所述支撑结构相接触的所述第一牺牲层被刻蚀掉而脱落,形成背腔。

上述制备方法,首先在半导体衬底的正面依次形成第一牺牲层并在第一牺牲层上形成功能结构,然后在半导体衬底的背面形成背腔,形成背腔的具体过程是先在半导体衬底背面预刻蚀背腔部分的外围开设一圈相互连通的沟槽,被该沟槽包围的衬底部分作为支撑结构,然后在后续的牺牲层释放过程中,刻蚀液通过沟槽刻蚀第一牺牲层,当与支撑结构接触的第一牺牲层被刻蚀掉后,支撑结构也随之脱落,由此形成背腔。在本申请中,背腔的形成分为两步,第一步是对半导体衬底进行刻蚀形成小面积沟槽,第二步通过在释放牺牲层的过程中使围设于沟槽中的半导体衬底自然脱落。由于在对半导体衬底进行刻蚀后,以及释放牺牲层前,还会存在其他的工艺步骤,比如将器件夹持到清洗装置中进行清洗,此过程沟槽上方的膜层会受到力的作用。在传统技术中,先对半导体衬底一步刻蚀出面积较大沟槽,该沟槽即作为背腔,然后再释放第一牺牲层,但,沟槽面积越大,沟槽上方的膜层应力承受能力越弱,在形成背腔后的其他工艺操作过程中越容易变形甚至破裂,且,沟槽面积越大,半导体衬底能被夹持的面积就越小,由此越不利于自动化设备进行传送,由此限制了mems器件的生产效率。在本申请中,由于在形成背腔的过程中,对半导体刻蚀后仅形成了小面积的沟槽,沟槽面积越小,其上方的膜层承受应力的能力就越强,在后续的工艺操作中就越不容易破裂,且沟槽面积越小,半导体衬底能被夹持的面积就越大,由此越有利于自动化设备进行传送,既能提高器件良率,又能提高生产效率。同时,在本申请中,仅需对半导体衬底进行小范围的刻蚀,相比于传统技术中对半导体衬底进行大范围的刻蚀,既能节省刻蚀时间,又能节约刻蚀成本。

在其中一个实施例中,所述沟槽的正投影围成圆形或多边形或网格型。

在其中一个实施例中,在所述对所述衬底的背面进行刻蚀形成沟槽的步骤之前,所述方法还包括:

对所述衬底的背面进行减薄,减薄后的所述衬底的厚度范围为250μm~450μm。

在其中一个实施例中,所述在所述第一牺牲层上形成功能结构的步骤具体包括:在所述第一牺牲层上依次形成叠设的第一导电层、第二牺牲层和第二导电层,所述第一牺牲层和所述第二牺牲层为介质层,所述第一导电层和所述第二导电层通过所述第二牺牲层隔离;

在刻蚀所述第一牺牲层的同时刻蚀所述第二牺牲层,以在所述第一导电层和所述第二导电层之间形成空腔。

在其中一个实施例中,在所述衬底的正面形成第二导电层后,进行退火工艺,所述退火的温度范围可为900℃~1100℃,所述退火的时间范围可为60min~150min。

在其中一个实施例中,在所述对所述衬底的背面进行刻蚀形成沟槽的步骤之前,所述方法还包括:

对所述第二导电层、所述第二牺牲层进行刻蚀形成贯穿所述第二导电层和所述第二牺牲层的接触孔,在所述第二导电层上形成第二金属电极,并通过所述接触孔在所述第一导电层上形成第一金属电极。

在其中一个实施例中,所述第一牺牲层和所述第二牺牲层均为氧化硅。

在其中一个实施例中,所述第一导电层和所述第二导电层为掺杂的多晶硅层或金属层。

在其中一个实施例中,所述第一导电层与所述第二牺牲层之间设有氮化硅层,和/或,所述第二导电层与所述第二牺牲层之间设有氮化硅层,所有氮化硅层位于所述第二牺牲层的正投影区域。

在其中一个实施例中,所述第一导电层和所述第二导电层中的其中一个为振膜,另一个为背板,所述背板上开设有通孔。

附图说明

图1为本申请一实施例中mems器件制备方法的步骤流程图;

图2a~2d为本申请一实施例中mems器件制备方法相关步骤对应的结构图;

图3a~3d为本申请另一实施例中mems器件制备方法相关步骤对应的结构图;

图4a为本申请一实施例中沟槽俯视图;

图4b为本申请另一实施例中沟槽俯视图。

具体实施方式

为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

如图1所示为本申请一实施例中微机电系统器件制备方法的步骤流程图,该制备方法包括以下步骤:

步骤s100:提供衬底,在衬底的正面形成第一牺牲层,在第一牺牲层上形成功能结构。

如图2a所示,提供衬底100,衬底100为半导体衬底,衬底100具有正面和背面,在衬底100的正面形成第一牺牲层200,在第一牺牲层200上形成功能结构300,功能结构即为mems器件的功能单元,功能结构300叠设于第一牺牲层200上。

继续参见图2a所示,在一具体实施例中,功能结构300包括第一导电层310、第二牺牲层320和第二导电层330,在第一牺牲层200上形成功能结构300的步骤具体包括:在第一牺牲层200上形成第一导电层310,在第一导电层310上形成第二牺牲层320,在第二牺牲层320上形成第二导电层330,其中,第一牺牲层200和第二牺牲层320均为介质层,第一导电层310和第二导电层330通过第二牺牲层320隔离。在一实施例中,第一导电层310和/或第二导电层330为半导体导电层,具体可为掺杂的多晶硅层。在一些制造于同一硅片的集成电路中,当其他器件具有金属层且其金属层与mems器件的第一导电层和/或第二导电层位于同一层时,第一导电层310和/或第二导电层320也可为金属层,以在制备工艺中一次形成其他器件的金属层和mems器件的导电层。

在一实施例中,衬底100具体为硅衬底,第一牺牲层200为氧化硅,在衬底100的正面形成第一牺牲层200具体为通过热氧化工艺在衬底100的正面生长出一层氧化硅层。在一实施例中,第一导电层310为多晶硅层,在第一牺牲层200上形成第一导电层310具体为通过淀积工艺在第一牺牲层200上淀积一层多晶硅层并对该多晶硅层进行掺杂以调节第一导电层310的导电能力,然后图形化该多晶硅层形成第一导电层310。在一实施例中,第二牺牲层320为氧化硅层,在第一导电层310上形成第二牺牲层320具体为通过淀积工艺在第一导电层310上淀积一层氧化硅层。在一实施例中,第二导电层330为多晶硅层,在第二牺牲层320上形成第二导电层330具体为通过淀积工艺在第二牺牲层320上淀积一层多晶硅层并对该多晶硅进行掺杂以调节第二导电层330的导电能力,然后图形化该多晶硅层形成第二导电层330。在一实施例中,当第一导电层310和第二导电层320为半导体层时,在第二牺牲层320上形成第二导电层330后,紧接着进行退火工艺,退火的温度范围可为900℃~1100℃,退火的时间范围可为60min~150min,从而调节第一导电层310和第二导电层330的应力,并激活第一导电层310和第二导电层330中注入的离子。在一实施例中,第一导电层310与第二牺牲层320之间设有氮化硅层,和/或,第二导电层330与第二牺牲层320之间设有氮化硅层,上述所有氮化硅层均位于第二牺牲层320的正投影区域。由于第一导电层310和第二导电层320形变的有效区域是仅覆盖空腔321开口的区域,该区域内导电层形成的电容为感应电容,而该区域外的导电层形成的电容为需要避免的寄生电容,即位于第二牺牲层320的正投影区域的导电层形成的电容为寄生电容。在本实施例中,通过设置氮化硅层,可以减小此区域内的寄生电容。

在一实施例中,上述功能结构300还包括引出电极,步骤s100还包括形成第一金属电极341和第二金属电极342,具体包括:对第二导电层330和第二牺牲层320进行刻蚀,形成贯穿第二导电层330和第二牺牲层320的接触孔,通过接触孔在第一导电层310上形成第一金属电极341,同时在第二导电层330上形成第二金属电极342。

在一实施例中,mems器件为mems麦克风,如图2a所示,第一导电层310为mems麦克风的振膜,第二导电层330为mems麦克风的背板,且第二导电层330上开设有通孔作为mems麦克风的声孔。在另一实施例中,如图3a所示,第一导电层310为mems麦克风的背板,第二导电层330为mems麦克风的振膜,且第一导电层310上开设有通孔作为mems麦克风的声孔。

步骤s200:对衬底的背面进行刻蚀形成沟槽,刻蚀停止于第一牺牲层,沟槽相互连通且围合成封闭图形,衬底被沟槽包围的部分作为支撑结构。

如图2b和图3b所示,对衬底100的背面进行刻蚀形成沟槽110,刻蚀停止于第一牺牲层200,即沟槽110贯穿衬底100,使部分第一牺牲层200暴露在外,沟槽110相互连通且围合成封闭图形,衬底100被沟槽110包围的部分为支撑结构120。在一实施例中,如图4a所示,沟槽110的正投影围成圆形,支撑结构120被沟槽110包围,如图2b为一实施例中对应沟槽110的正投影围成圆形的剖视图。在其他实施例中,沟槽110的正投影也可围成其他形状,如多边形,需根据背腔开口形状而定。在一实施例中,如图4b所示,沟槽110的正投影围成网格型,如图3b为一实施例中对应沟槽110的正投影围成一网格型的剖视图。沟槽围成网格型时,第一牺牲层暴露的区域较多,在刻蚀过程中的刻蚀速度更快,因此,当背腔开口尺寸较大时,可选择形成网格状沟槽。

在一实施例中,在对衬底100的背面进行刻蚀形成沟槽110前,先对衬底100的背面进行减薄,可通过化学机械抛光工艺进行减薄,使得衬底100的厚度减薄至250μm~450μm后再对衬底进行腐蚀,具体可减薄至400μm后再对衬底进行腐蚀。通常,以晶圆为衬底制备上述mems器件,晶圆厚度较厚,若直接对晶圆进行腐蚀以开设沟槽,需要较多的腐蚀试剂且腐蚀过程较长,而且得到的沟槽的形貌较差,在本实施例中,先将衬底减薄至一定程度后再对衬底进行刻蚀,能够降低刻蚀难度,刻蚀时间短且易于控制沟槽的形貌。

步骤s300:刻蚀第一牺牲层,支撑结构随着与支撑结构相接触的第一牺牲层被刻蚀掉而脱落,形成背腔。

对上述结构进行刻蚀,如图2c和图3c所示,刻蚀试剂通过沟槽110与第一牺牲层200接触并逐渐刻蚀第一牺牲层200,第一牺牲层200上被沟槽110包围的部分在刻蚀中释放,如图2d和图3d所示,当与支撑结构120接触的第一牺牲层200被刻蚀掉后,支撑结构120也随之脱落,形成背腔130。在一实施例中,功能结构中包括第二牺牲层320,部分第二牺牲层320在该刻蚀过程中一同被刻蚀掉,以在第一导电层310和第二导电层330之间形成空腔。在一实施例中,上述刻蚀为湿法刻蚀,该湿法刻蚀使用的刻蚀试剂为缓冲氧化物刻蚀液(bufferedoxideetch,boe)。在另一实施例中,上述刻蚀可为干法刻蚀,该干法刻蚀的刻蚀试剂包括气相氢氟酸。

mems器件制备方法通常直接刻蚀出面积较大的背腔,在完成该步的刻蚀工艺后,一般还需将器件传送到清洗装置进行清洗或者传送到检测装置进行检测,此时,由于背腔面积较大,背腔上的膜层应力承受能力较弱,容易在这些过程中变形甚至破裂,使器件报废,同时,由于背腔面积较大,在传送过程中,也不利于传送设备夹持衬底,限制了传送的自动化,导致生产效率较低。

而在本申请中,在对衬底背面进行刻蚀的工艺中,仅形成小面积的沟槽,该沟槽相互连通形成封闭图形,被沟槽包围的衬底部分作为支撑结构,然后在释放牺牲层的工艺中,在释放被沟槽包围的牺牲层后,支撑结构就会自然脱落。因此,沟槽上方的膜层承受应力的能力较强,保证在传送及清洗等后续工艺中不会变形或破裂,提高产品良率。同时,由于沟槽面积较小,有利于传送设备夹持器件,能够使用自动化设备,从而提高生产效率。而且,由于仅需要刻蚀小范围的沟槽,相比于传统中刻蚀大范围的背腔,本申请可以节约刻蚀成本,节省刻蚀时间。

以上实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

本文地址:https://www.jishuxx.com/zhuanli/20240726/122167.html

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。