一种MEMS器件及其制作方法与流程

一种mems器件及其制作方法技术领域1.本发明涉及mems器件制造领域，尤其涉及一种mems器件及其制作方法。背景技术：2.微机械系统(micro-electro-mechanical system,mems)与集成电路(integrated circuit,ic)目前是半导体产业最重要的两个发展领域，在全球科技迅速发展的推动下，mems与ic的集成成为一种必然趋势，其集成方法有三种：单片集成、半混合(键合)集成和混合集成；单片集成是指mems结构与cmos制造在一个芯片上；混合集成是将mems和ic分别制造在不同的管芯上，然后封装在一个管壳中，将带凸点的mems裸片以倒装焊形式或者引线键合方式与ic芯片相互连接，形成sip；半混合是利用三维集成技术实现mems芯片和cmos的立体集成；单片集成是mems与ic是集成技术的重要发展方向，尤其对于射频rf薄膜体声波滤波器而言有很多优点，首先，处理电路靠近微结构，对信号的检测、收发能够实现更高的精度；其次，集成系统体积减小，功耗低；再次，器件数量减少、封装管脚数降低，可靠性高。3.在现有的射频(radio frequency,rf)体声波滤波器制造技术中，大多采用系统级封装(systemin a package,sip)将滤波器、驱动电路以及处理电路合封在一起，sip指在一个封装体内集成多个功能芯片，芯片之间通过衬底的引线键合进行连接。sip的模块间互联很长、集成密度较低，对滤波器信号的传输不利，制造工艺繁琐且不利于集成。部分工艺采用将逻辑芯片与滤波器芯片分别在两片晶圆上加工完成，然后再采用系统级封装的形式把两颗芯片封在一起，并形成互联线路，最终实现芯片间的连接；还有少数工艺通过将逻辑芯片与滤波器芯片分别焊接在同一块pcb上，通过pcb上的线路进行连接。以上方式封装体积较大，集成度低。4.因此，目前制作出的mems器件，存在封装体积较大，集成度低的技术问题。技术实现要素：5.本发明的目的在于提供一种mems器件及其制作方法，至少解决制作的mems器件封装体积较大和集成度低等技术问题。6.为了实现上述目的，本发明提供了一种mems器件的制作方法，包括：7.提供逻辑芯片，所述逻辑芯片包括基底和位于基底上的cmos电路，在所述逻辑芯片上形成第一结构层，在所述第一结构层上形成第一隔离槽；8.提供体声波滤波器，所述体声波滤波器包括：承载衬底，形成于所述承载衬底表面的支撑层，与所述承载衬底、支撑层围成第二空腔的压电叠层结构，所述压电叠层结构包括依次层叠的第二电极、压电层、第一电极；9.所述体声波滤波器键合在所述逻辑芯片上的第一结构层上，使所述第一隔离槽夹设在所述逻辑芯片和所述体声波滤波器之间形成第一空腔；10.所述压电叠层结构的有效谐振区位于所述第一空腔中。11.本发明还提供了一种mems器件，包括：12.逻辑芯片，所述逻辑芯片包括cmos电路；13.第一结构层，所述第一结构层位于所述逻辑芯片的上方；14.体声波滤波器，所述体声波滤波器位于所述第一结构层的上方，所述体声波滤波器与所述第一结构层之间具有键合界面；所述体声波滤波器包括承载衬底，位于所述承载衬底表面的声反射结构，及声反射结构上的压电叠层结构；15.所述第一结构层具有第一空腔，所述压电叠层结构的有效谐振区位于所述第一空腔中。16.本发明的方法有益效果在于：17.在逻辑芯片晶圆上形成带有第一隔离槽的第一结构层，再通过键合工艺使得所述体声波滤波器键合在所述逻辑芯片上的第一结构层并与所述逻辑芯片形成第一空腔，在器件制作阶段实现体声波滤波器与逻辑芯片的垂直集成，省去了后端的系统级封装制程，简化了制造工艺，降低了整个系统的封装体积，集成度大大提高；在器件制作的晶圆级阶段与逻辑芯片晶圆键合，实现批量集成，并节约了常规滤波器工艺的一片衬底晶圆，降低了生产成本。体声波滤波器上制程减少，避免在体声波滤波器的压电叠层上形成空腔工艺，使得压电叠层不用预设保护层且不受刻蚀工艺损伤，提高器件性能；将压电叠层结构的有效谐振区位于所述第一空腔中，使得有效谐振区的上下面完全处于空气中，有效提高了体声波滤波器的品质因数。18.进一步的，在逻辑芯片上形成钝化层，能够提高逻辑芯片防尘、防水和防腐蚀的作用，避免工艺中的液体或水汽环境对cmos电路的侵蚀。19.进一步的，在体声波滤波器与逻辑芯片键合前对第一结构层进行平坦化，增强键合强度，提高第一空腔的深度均匀性，提高第一空腔的反射性能，从而提高体声波滤波器性能。20.进一步的，第一结构层的厚度范围设置在3～10um，能够实现体声波滤波器与逻辑芯片的键合，保证体声波滤波器声反射效率及隔离逻辑芯片干扰效果，且节省成本。21.进一步的，基底的电阻率大于1k欧姆.厘米，能够产生较大的电阻抗，从而能够降低对体声波滤波器的高频电磁波的干扰，提高器件性能。22.进一步的，体声波滤波器与逻辑芯片键合工艺的真空度范围包括1-10mbar，能够在键合时保证第一空腔内外压强差在适当范围，以及第一空腔和第二空腔的压强平衡，避免压电叠层结构一侧受力大，从而提高体声波滤波器的性能。23.进一步的，通过体声波滤波器与逻辑芯片分别形成电连接结构，实现相互电性连接及与外部电路的电连接，互连距离短，信号传输速度更快，损耗小，提高了mems器件的性能。24.本发明结构的有益效果在于：25.通过在逻辑芯片和体声波滤波器之间设有第一空腔的第一结构层，使得体声波滤波器的压电叠层结构的有效谐振区位于第一空腔中，实现垂直集成，降低了整个系统的封装体积，实现小型化，集成度大大提高。26.进一步的，通过体声波滤波器与逻辑芯片分别形成电连接结构，实现相互电性连接及与外部电路的电连接，互连距离短，信号传输速度更快，损耗小，提高了mems器件的性能。27.进一步的，通过第一沟槽和第二沟槽定义出体声波滤波器的有效谐振区，第一沟槽和第二沟槽分别贯穿第一电极和第二电极，压电层保持完整的膜层未经过刻蚀，保证了体声波滤波器的结构强度，提高了体声波滤波器的成品率。28.进一步的，在逻辑芯片上设有钝化层，能够提高逻辑芯片防尘、防水和防腐蚀的作用，从而提高器件性能。附图说明29.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。30.图1为本发明一实施例所提供的mems器件的结构示意图；31.图2至图11为本发明一实施例所提供的mems器件的制作方法中不同步骤对应的结构示意图。32.附图标记说明：33.10、基底；11、cmos电路；12、钝化层；121、氧化层；122、刻蚀停止层；13、第一结构层；14、第一电连接结构；141、第一导电互连层；15、第二电连接结构；151、第二导电互连层；16、第三电连接结构；17、第四电连接结构；18、互连线；19、导电凸起；20、介质层；100、承载衬底；101、支撑层；102、第一电极；103、压电层；104＇、第二电极层；104、第二电极；105、第一沟槽；106、第二沟槽；110a、第二空腔；120a、第一空腔；120a＇、第一隔离槽。具体实施方式34.以下结合附图和具体实施例对本发明的热电堆红外传感器及其制作方法作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。35.在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。36.实施例137.本发明实施例1提供了一种mems器件的制作方法，包括以下步骤：38.s01：提供逻辑芯片，所述逻辑芯片包括基底和位于基底上的cmos电路，在所述逻辑芯片上形成第一结构层，在所述第一结构层上形成第一隔离槽；39.s02：提供体声波滤波器，所述体声波滤波器包括：承载衬底，形成于所述承载衬底表面的支撑层，与所述承载衬底、支撑层围成第二空腔的压电叠层结构，所述压电叠层结构包括依次层叠的第二电极、压电层、第一电极；40.s03：所述体声波滤波器键合在所述逻辑芯片上的第一结构层上，使所述第一隔离槽夹设在所述逻辑芯片和所述体声波滤波器之间形成第一空腔；41.s04：所述压电叠层结构的有效谐振区位于所述第一空腔中。42.步骤s0n不代表先后顺序。43.参考图2至图11为本实施例的mems器件的制作方法的相应步骤对应的结构示意图，参考图2至图11，详细说明本实施例提供的mems器件的制作方法。44.参考图2-图6，提供逻辑芯片，所述逻辑芯片包括基底和位于基底上的cmos电路，在所述逻辑芯片上形成第一结构层，在所述第一结构层上形成第一隔离槽。所述第一隔离槽的具体形成过程请参考图2至图6。45.参考图2，提供逻辑芯片。46.所述逻辑芯片的形成过程包括：47.提供基底10；所述基底10包括相对的第一表面和第二表面。基底10的材料可以为以下所提到的材料中的至少一种：硅(si)、锗(ge)、锗硅(sige)、碳硅(sic)、碳锗硅(sigec)、soi衬底、砷化铟(inas)、砷化镓(gaas)、磷化铟(inp)或者其它iii/v化合物半导体，还包括这些半导体构成的多层结构等。在本实施例中，基底10的电阻率大于1k欧姆.厘米，能够产生较大的电阻抗，从而能够降低对体声波滤波器的高频电磁波的干扰，提高器件性能。48.在所述基底10的第一表面上形成cmos电路11；49.在所述基底10的第一表面上形成介质层20，所述介质层20覆盖所述基底10的第一表面和所述cmos电路11。50.参考图3至图4所示，在所述逻辑芯片上形成钝化层12。51.在逻辑芯片上形成钝化层12，能够提高逻辑芯片防尘、防水和防腐蚀的作用，避免工艺中的液体或水汽环境对cmos电路的侵蚀。52.形成钝化层12的具体过程包括：53.参考图3，在所述介质层20上形成氧化层121。54.所述氧化层121的材料为氧化硅、氮氧化硅、氮化硅等任一绝缘材料中的至少一种。通过在声表面滤波器的表面形成氧化层121，能够提高逻辑芯片防尘和防水的作用。55.参考图4，在所述氧化层121上形成刻蚀停止层122，所述刻蚀停止层122和所述氧化层121构成所述钝化层12。56.刻蚀停止层122的材质包括但不限于氮化硅和氮氧化硅，本实施例中为氮化硅，氮化硅具有较高的密度和强度，能够提高逻辑芯片防水、防腐蚀的作用。57.另外，刻蚀停止层122一方面可以用于增加最终制造的逻辑芯片的结构稳定性，另一方面，刻蚀停止层122与氧化层121相比具有较低的刻蚀速率，可以在后续刻蚀第一结构层形成第一隔离槽的过程中防止过刻蚀，保护位于其下的逻辑芯片的表面不受到损伤，从而提高器件性能与可靠性。58.在其它实施例中，钝化层12也可以只包含氧化层121和刻蚀停止层122的一种，或者钝化层12也可以为其它结构，在这里并不做限制。59.参考图5，在所述钝化层12上形成第一结构层13。60.第一结构层13包括可光刻的有机固化膜、金属、氧化硅、氮氧化硅、碳氮化硅或硅酸乙酯的一种或组合，在本实施例中，第一结构层13为氧化硅，第一结构层13的厚度范围包括3～10um。逻辑芯片后续与体声波滤波器键合，需要达到一定的厚度，且后续在第一结构层13上形成的第一隔离槽也需要具有一定的深度，因此，本实施例中，通过将第一结构层13的厚度范围限制在3～10um，能够满足逻辑芯片与后续体声波滤波器的键合，保证体声波滤波器声反射效率及隔离逻辑芯片干扰效果，且能够节省成本。在其它实施例中，第一结构层13的厚度范围也可以高于或者低于这个范围。61.参考图6，刻蚀所述第一结构层13，形成第一隔离槽120a＇。62.在本实施例中，所述第一隔离槽120a＇贯穿所述第一结构层13，所述第一隔离槽120a＇的深度与所述第一结构层13的厚度相等。另外，形成第一隔离槽120a＇之后，对第一结构层13进行平坦化处理，能够增强后续与体声波滤波器的键合强度，提高第一隔离槽120a＇的深度均匀性，从而能够提高后续第一空腔的反射性能，进而提高体声波滤波器的性能。63.在其它实施例中，第一隔离槽120a＇也可以不用贯穿第一结构层13，可根据实际需要来进行操作。64.参考图7至图9，提供体声波滤波器，所述体声波滤波器包括：承载衬底，形成于所述承载衬底表面的支撑层，与所述承载衬底、支撑层围成第二空腔的压电叠层结构，所述压电叠层结构包括依次层叠的第二电极、压电层、第一电极。体声波滤波器的形成过程具体请参考图7至图9。65.参考图7，提供临时衬底200。66.临时衬底200可以为本领域技术人员熟知的任意合适的底材，可以是以下所提到的材料中的至少一种：硅(si)、锗(ge)、锗硅(sige)、砷化铟(ins)、、磷化铟(inp)或者其它iii/v化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)，或者还可以为双面抛光硅片(doule side polished wfers，dsp)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。本实施例中临时衬底200为《100》晶向的p型高阻单晶硅片。67.在所述临时衬底200上依次形成第二电极层104＇、压电层103和第一电极102。68.第二电极层104＇和第一电极102的材料可以使用本领域技术人员熟知的任意合适的导电材料或半导体材料，其中，导电材料可以为具有导电性能的金属材料，例如，由钼(mo)、铝(al)、铜(cu)、钨(w)、钽(ta)、铂(pt)、钌(ru)、铑(rh)、铱(ir)、铬(cr)、钛(ti)、金(au)、锇(os)、铼(re)、钯(pd)等金属中一种制成或由上述金属形成的叠层制成，半导体材料例如是si、ge、sige、sic、sigec等。可以通过磁控溅射、蒸镀等物理气相沉积或者化学气相沉积方法形成第二电极层104＇和第一电极102。压电层103的材料可以使用氮化铝(aln)、氧化锌(zno)、锆钛酸铅(pzt)、铌酸锂(linbo3)、石英(quartz)、铌酸钾(knbo3)或钽酸锂(litao3)等具有纤锌矿型结晶结构的压电材料及它们的组合。当压电层103包括氮化铝(aln)时，压电层103还可包括稀土金属，例如钪(sc)、铒(er)、钇(y)和镧(la)中的至少一种。此外，当压电层包括氮化铝(aln)时，压电层103还可包括过渡金属，例如锆(zr)、钛(ti)、锰(mn)和铪(hf)中的至少一种。可以使用化学气相沉积、物理气相沉积或原子层沉积等本领域技术人员熟知的任何适合的方法沉积形成压电层103。可选的，本实施例中，第二电极层104＇和第一电极102由金属钼(mo)制成，压电层103由氮化铝(aln)制成。69.在本实施例中，形成第一电极102之后，通过刻蚀第一电极102，形成贯穿第一电极102的第一沟槽105。第一沟槽105位于后续形成的第一空腔120a内，第一沟槽105的侧壁可以是倾斜或者竖直的。本实施例中，第一沟槽105的侧壁与压电层103所在平面构成一直角(第一沟槽105的纵向截面(沿膜层厚度方向的截面)形状为矩形)。在其它实施例中，第一沟槽105的侧壁与压电层103所在平面构成一钝角。第一沟槽105在压电层103所在平面的投影为一半环形或类似半环形的多边形。70.参考图8，在所述压电层上形成包括第二空腔110a的承载衬底100，所述承载衬底100覆盖部分所述第一电极102，所述第一电极102的有效谐振区域位于所述第二空腔110a围成区域的边界以内。71.在所述压电层上还形成支撑层101，支撑层101键合于承载衬底100上，且与压电层围成第二空腔110a，所述第二空腔110a暴露出所述承载衬底100。本实施例中，第二空腔110a为环形的封闭空腔，第二空腔110a可以通过刻蚀工艺刻蚀支撑层形成。但本发明的技术不仅仅限定于此。需要说明的是，支撑层101是通过键合的方式与承载衬底100结合，键合的方式包括：金属键合、共价键键合、粘结键合或熔融键合。本实施例中，支撑层101和承载衬底100通过键合层实现键合，键合层的材料包括氧化硅、氮化硅、氮氧化硅、碳氮化硅或硅酸乙酯。72.本实施例中，第二空腔110a的底面的形状为矩形，但在本发明的其他实施例中，第二空腔110a在第一电极102底面的形状还可以是圆形、椭圆形或是矩形以外的多边形，例如五边形、六边形等。支撑层101的材料可以是任意适合的介电材料，包括但不限于氧化硅、氮化硅、氮氧化硅、碳氮化硅等材料中的一种。所述支撑层101与所述键合层的材料可以相同。73.参考图9，去除所述临时衬底200。74.去除所述临时衬底200之后，图形化所述第二电极层104＇，形成第二电极104，第一电极、第二电极和压电层构成压电叠层结构；在第二电极104上形成贯穿所述第二电极104的第二沟槽106；第二沟槽106形成在所述第一沟槽105相对的一侧。本实施例中，所述第一沟槽105和所述第二沟槽106在所述承载衬底100的投影的两个交界处相接，构成封闭的不规则多边形。第二沟槽106的结构和形成方法参照第一沟槽105的结构和形成方法。在其他实施例中，也可以只单独形成第一沟槽105或第二沟槽106。第一沟槽105的两个端部与第二沟槽106的两个端部相对设置，使所述第一沟槽105与所述第二沟槽106在所述承载衬底100的投影的两个交界处相接或设有间隙。本实施例中，第一沟槽105与第二沟槽106在所述承载衬底100的投影为封闭的图形。第二空腔120a的上方的第一电极102、压电层103和第二电极104在垂直于承载衬底100的方向上设有重叠区域，位于第一沟槽105和第二沟槽106之间的重叠区域为有效谐振区，通过第一沟槽105和第二沟槽106定义出体声波滤波器的有效谐振区，第一沟槽105和第二沟槽106分别贯穿第一电极102和第二电极104，压电层103保持完整的膜层未经过刻蚀，保证了体声波滤波器的结构强度，提高了体声波滤波器的成品率。75.所述有效谐振区包括所述第一电极102、压电层103和第二电极104在垂直于所述压电叠层结构表面方向上相互重叠的区域。76.参考图10，形成体声波滤波器之后，基于图6，将体声波滤波器键合到逻辑芯片上的第一结构层13上，使所述第一隔离槽120a＇夹设在所述逻辑芯片和所述体声波滤波器之间形成第一空腔120a。77.所述压电叠层结构的有效谐振区位于所述第一空腔120a中。78.需要说明的是，第一结构层13通过键合的方式与体声波滤波器结合，键合的方式包括：金属键合、熔融键合、压合、粘合、共价键键合、原子键键合等。本实施例中，第一结构层13和体声波滤波器通过键合层实现键合，键合层的材料包括氧化硅、氮化硅、氮氧化硅、碳氮化硅或硅酸乙酯。键合工艺的真空度范围包括1-10mbar，能够在键合时保证第一空腔内外压强差在适当范围，以及第一空腔和第二空腔的压强平衡，避免压电叠层结构一侧受力大，从而提高体声波滤波器的性能。79.在本实施例中，第一空腔120a的底面的形状为矩形，但在其他实施例中，第一空腔120a形状还可以是圆形、椭圆形或是矩形以外的多边形，例如五边形、六边形等。80.在逻辑芯片上形成带有第一隔离槽120a＇的第一结构层13，再通过键合工艺使得所述体声波滤波器键合在所述逻辑芯片上的第一结构层13上并与所述逻辑芯片形成第一空腔120a，在器件制作阶段实现体声波滤波器与逻辑芯片的垂直集成，省去了后端的系统级封装制程，简化了制造工艺，降低了整个系统的封装体积，集成度大大提高；在器件制作的晶圆级阶段与逻辑芯片晶圆键合，实现批量集成，并节约了常规滤波器工艺的一片衬底晶圆，降低了生产成本。体声波滤波器上制程减少，避免在体声波滤波器的压电叠层结构上形成空腔工艺，使得压电叠层结构不用预设保护层且不受刻蚀工艺损伤，提高器件性能；将压电叠层结构的有效谐振区位于所述第一空腔120a中，使得有效谐振区的上下面完全处于空气中，有效提高了体声波滤波器的品质因数。81.进一步的，逻辑芯片和体声波滤波器至少其一为晶圆，键合工艺及后续电连接等制程，是在晶圆尺寸上完成，实现了在一片晶圆上同时制作不同频段滤波器的需求，降低工艺难度，且产量大幅度提高。82.参考图11，键合所述的体声波滤波器与所述逻辑芯片之后，还包括：所述逻辑芯片形成与外部电路电连接的第一电连接结构14和第四电连接结构17，所述体声波滤波器形成与外部电路电连接的第二电连接结构15和第三电连接结构16。83.通过体声波滤波器与逻辑芯片分别形成电连接结构，实现与外部电路的电连接，实现相互电性连接及与外部电路的电连接，互连距离短，信号传输速度更快，损耗小，提高了mems器件的性能。84.所述第一电连接结构14的形成方法包括：85.通过刻蚀工艺形成第一互连孔(图中未示出)，所述第一互连孔从所述承载衬底100的一面贯穿并延伸至所述逻辑芯片的cmos电路11上；86.在所述第一互连孔中形成第一导电互连层141，所述第一导电互连层141覆盖所述第一互连孔的内表面；87.所述第二电连接结构15的形成方法包括：88.通过刻蚀工艺形成第二互连孔(图中未示出)，所述第二互连孔从所述承载衬底100的一面贯穿并延伸至所述压电叠层结构的有效谐振区外部的所述第一电极102上；89.在所述第二互连孔中形成第二导电互连层151，所述第二导电互连层151覆盖所述第二互连孔的内表面。90.形成所述第一电连接结构14和所述第二电连接结构15之后，在承载衬底100的表面上形成互连线18；在所述互连线18上形成绝缘层，所述绝缘层覆盖所述互连线18和所述承载衬底100的表面；设置于所述承载衬底100的表面、与所述互连线18电连接的导电凸起19，所述导电凸起19与外部电路电连接，所述第一导电互连层141和所述第二导电互连层151与所述互连线18电连接。91.在本实施例中，所述第一导电互连层141包括第一插塞，所述第二导电互连层151包括第二插塞。92.具体的，第一插塞的一端连接cmos电路11，另一端连接互连线18，互连线18用于连接外部电路；第二插塞的一端连接有效谐振区外部的所述第一电极102上，用于将电信号引入有效谐振区的第二电极104；第三电连接结构16用于将电信号引入有效谐振区的第一电极102，第一电极102和第二电极104通电后，压电层103上下表面产生压差，形成驻波振荡。第四电连接结构17用于连接cmos电路11，第三电连接结构16和第二电连接结构15的形成方法相同，第四电连接结构17和第一电连接结构14的形成方法相同，此处不再赘述。93.实施例294.本实施例2提供了一种mems器件，图1示出了本实施例2的一种mems器件的结构示意图，请参考图1，所述mems器件包括：95.逻辑芯片，所述逻辑芯片包括cmos电路11；96.第一结构层13，所述第一结构层13位于所述逻辑芯片的上方；97.体声波滤波器，所述体声波滤波器位于所述第一结构层的上方，所述体声波滤波器与所述第一结构层之间具有键合界面；所述体声波滤波器包括承载衬底100，位于所述承载衬底100表面的声反射结构，及声反射结构上的压电叠层结构；98.所述第一结构层13具有第一空腔120a，所述压电叠层结构的有效谐振区位于所述第一空腔120a中。99.体声波滤波器还可以为薄膜体声波谐振器或者固态装配型谐振器的一种，当声反射结构包括空腔时可以为体声波滤波器或薄膜体声波谐振器，当声反射结构包括布拉格反射层时，可以为固态装配型谐振器，本实施例以体声波滤波器为例对本发明进行详细说明。100.第一空腔120a可以通过刻蚀工艺刻蚀第一结构层13形成。但本发明的技术不仅仅限定于此。需要说明的是，第一空腔120a可以通过刻蚀工艺刻蚀第一结构层13形成。但本发明的技术不仅仅限定于此。需要说明的是，第一结构层13与逻辑芯片之间具有沉积保护层或第一键合界面，第一结构层13与逻辑芯片可以通过沉积工艺形成的保护层进行连接，也可以直接通过第一键合界面键合连接；第一结构层13与体声波滤波器具有第二键合界面，第一结构层13通过第二键合界面与体声波滤波器键合连接，将第一结构层13通过键合工艺使得所述体声波滤波器键合在所述逻辑芯片上的第一结构层13上并与所述逻辑芯片形成第一空腔120a，在器件制作阶段实现体声波滤波器与逻辑芯片的垂直集成，省去了后端的系统级封装制程，简化了制造工艺，降低了整个系统的封装体积，集成度大大提高；键合的方式包括：金属键合、共价键键合、粘结键合或熔融键合。本实施例中，第一结构层13和滤波器通过键合层实现键合，键合层的材料包括可光刻的有机固化膜、氧化硅、氮化硅、氮氧化硅、碳氮化硅或硅酸乙酯或金属。101.在本实施例中，第一空腔120a形状参考实施例1，此处不再赘述。102.需要说明的是，通过在逻辑芯片和体声波滤波器之间设有第一空腔120a的第一结构层13，使得压电叠层结构的有效谐振区位于第一空腔120a中，实现垂直集成，降低了整个系统的封装体积，实现小型化，集成度大大提高。103.在本实施例中，所述第一空腔120a贯穿所述第一结构层13；第一结构层13包括可光刻有机固化膜或氧化层。在本实施例中，所述第一结构层13为氧化硅，所述第一结构层13的厚度范围包括3～10μm，能够实现体声波滤波器与逻辑芯片的键合，保证体声波滤波器声反射效率及隔离逻辑芯片干扰效果，且节省成本。在其它实施例中，第一结构层13的厚度范围也可以高于或者低于这个范围。104.本实施例中，在所述第一结构层13与逻辑芯片之间设置有钝化层12，通过在逻辑芯片上设钝化层12，能够对逻辑芯片起到保护作用，提高逻辑芯片的结构强度和器件性能。所述钝化层12包括氧化层121和刻蚀停止层122，所述氧化层121位于所述逻辑芯片的上表面，所述刻蚀停止层122位于所述氧化层121上。在氧化层121上设有刻蚀停止层122，氧化层和刻蚀停止层122的材质和作用参考实施例1。105.在其它实施例中，钝化层12也可以只包含氧化层121和刻蚀停止层122的一种，或者钝化层12也可以为其它结构，在这里并不做限制。在本实施例中，所述逻辑芯片还包括基底10和位于所述基底10上的介质层20。106.在本实施例中，所述体声波滤波器位于所述第一结构层13的上方；所述体声波滤波器包括承载衬底100，位于所述承载衬底100表面的支撑层101，与所述承载衬底100、支撑层101围成第二空腔110a的压电叠层结构。107.具体的，第一空腔120a和第二空腔110a在压电叠层结构的投影至少部分重叠，使得压电叠层结构的有效谐振区的上下面均处于空气中，能够进一步提高体声波滤波器的品质因数。108.承载衬底的材料参考实施例1所述。109.支撑层101键合于承载衬底100上，且与压电叠层结构围成第二空腔110a，所述第二空腔110a暴露出所述承载衬底100。本实施例中，第二空腔110a为环形的封闭空腔，第二空腔110a可以通过刻蚀工艺刻蚀支撑层形成。但本发明的技术不仅仅限定于此。110.本实施例中，第二空腔110a的底面的形状为矩形，但在本发明的其他实施例中，第二空腔110a在第一电极102底面的形状还可以是圆形、椭圆形或是矩形以外的多边形，例如五边形、六边形等。支撑层101的材料可以是任意适合的介电材料，包括但不限于氧化硅、氮化硅、氮氧化硅、碳氮化硅等材料中的一种。所述支撑层101与所述键合层的材料可以相同。111.第二空腔110a的上方设有压电叠层结构，压电叠层结构依次包括第一电极102、压电层103和第二电极104。第一电极102位于支撑层101上，压电层103位于第一电极102上，第二电极104位于压电层103上。112.本实施例中，压电层103遮盖所述第二空腔110a，遮盖所述第二空腔110a应当理解为压电层103为完整的膜层，没有经过刻蚀。并不意味着压电层103将第二空腔110a全部遮盖，形成密封的空腔。当然，压电层103可以完全遮盖第二空腔110a，形成密封的空腔。压电层103不经过刻蚀可以保证压电叠层结构具有一定的厚度，使体声波滤波器具有一定的结构强度。提高制作体声波滤波器的成品率。113.本实施例中，压电叠层结构的表面还包括第一沟槽105和第二沟槽106，第一沟槽105位于压电叠层结构的下表面、所述第二空腔110a所在侧的底部，贯穿所述第一电极102。第二沟槽106位于压电叠层结构的上表面，贯穿所述第二电极104。第一沟槽105的两个端部与第二沟槽106的两个端部相对设置，使所述第一沟槽105与所述第二沟槽106在所述承载衬底100的投影的两个交界处相接或设有间隙。本实施例中，第一沟槽105与第二沟槽106在所述承载衬底100的投影为封闭的图形。第二空腔120a的上方的第一电极102、压电层103和第二电极104在垂直于承载衬底100的方向上设有重叠区域，位于第一沟槽105和第二沟槽106之间的重叠区域为有效谐振区，通过第一沟槽105和第二沟槽106定义出体声波滤波器的有效谐振区，第一沟槽105和第二沟槽106分别贯穿第一电极102和第二电极104，压电层103保持完整的膜层未经过刻蚀，保证了体声波滤波器的结构强度，提高了体声波滤波器的成品率。114.在本实施例中，所述逻辑芯片通过第一电连接结构14和第四电连接结构17与外部电路电连接，所述体声波滤波器通过第二电连接结构15和第三电连接结构16与外部电路电连接。通过体声波滤波器与逻辑芯片分别形成电连接结构，实现相互电性连接及与外部电路的电连接，互连距离短，信号传输速度更快，损耗小，提高了mems器件的性能。115.所述第一电连接结构14包括第一互连孔(图中未示出)和位于所述第一互连孔中的第一导电互连层141，所述第一互连孔从所述承载衬底100的一面贯穿并延伸至所述逻辑芯片的cmos电路11cmos电路上；116.所述第二电连接结构15包括第二互连孔(图中未示出)和位于所述第二互连孔中的第二导电互连层151，所述第二互连孔从所述承载衬底100的一面贯穿并延伸至所述压电叠层结构的有效谐振区外部的所述第一电极102上。117.所述承载衬底100上设有互连线18，所述第一导电互连层141包括第一插塞，所述第二导电互连层151包括第二插塞，所述第一插塞和所述第二插塞与所述互连线18电连接。118.第一电连接结构14包括：119.第一互连孔，所述第一互连孔从所述承载衬底100的一面贯穿并延伸至所述逻辑芯片的cmos电路11上；120.第一导电互连层141，覆盖所述第一互连孔的内表面，与位于所述承载衬底100表面的互连线18电连接；121.所述第二电连接结构15包括：122.第二互连孔，所述第二互连孔从所述承载衬底100的一面贯穿并延伸至所述压电叠层结构的有效谐振区外部的所述第一电极102上并暴露出所述第一电极102；123.第二导电互连层151，覆盖所述第二互连孔的内表面，与位于所述承载衬底100表面的互连线18电连接。124.需要说明的是，第二电连接结构15并不直接与第二电极104电连接，而是连接于有效谐振区外部的第一电极102，通过导电互连结构(图中未示出)与有效谐振区的第二电极104电连接，第三电连接结构16与有效谐振区内部的第一电极102电连接，给有效谐振区内部的第一电极102供电；可以看出，第一电连接结构14和第四电连接结构17在结构上一致，只是设置的位置不同，第二电连接结构15和第三电连接结构16在结构上也一致，只是设置的位置不同，此处不再赘述第三电连接结构16和第四电连接结构17的结构。125.需要说明的是，本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。126.上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。