一种MEMS传感器堆叠芯片封装结构的制作方法

一种mems传感器堆叠芯片封装结构技术领域1.本实用新型涉及mems传感器封装技术领域，具体涉及一种mems传感器堆叠芯片封装结构。背景技术：2.由于陀螺芯片应用的特殊性，使得产品结构封装针对叠片技术多个芯片叠装技术(stack-die)或者芯片混合叠装技术(hybrid stack-die对产品实现封装实现一体化，产品特性更高机构力更强的目的，但随着堆叠芯片的数量增加，封装结构内部的应力就越大，其结构受应力影响就越明显。3.常规堆叠片需要将底层芯片通过胶水固定在基板上，用金线焊接机与基板进行连接线路导通，在这个过程中为了确保焊接点位避让，需要将上层芯片移出露出小芯片焊接电路焊点，这样芯片悬空会造成芯片位置不稳定，芯片连接线路焊接时导致碎裂的问题，此外，在焊接时还容易导致虚焊问题。技术实现要素：4.有鉴于此，本实用新型要解决的问题是提供一种mems传感器堆叠芯片封装结构。5.为解决上述技术问题，本实用新型采用的技术方案是：一种mems传感器堆叠芯片封装结构，包括基板和支架，所述基板通过胶粘固定有至少一层底层芯片，所述底层芯片通过金属线与基板连接，所述底层芯片通过胶粘固定有顶层芯片，所述顶层芯片与所述底层芯片错位呈阶梯状结构布置，所述支架设置于所述顶层芯片和所述基板之间用于支承所述顶层芯片。6.在本实用新型中，优选地，所述支架的截面形状呈l型，所述支架包括一体成型的支撑部和挡胶部，所述支撑部的底部与所述基板相抵触，所述支撑部的顶部通过粘胶与所述顶层芯片的底部固定。7.在本实用新型中，优选地，所述支架的截面形状呈阶梯状，所述支架包括一体成型的挡胶部以及至少两个支撑部，所述支撑部的数量与所述底层芯片的数量相适配，最底层的所述支撑部的底部与所述基板相抵触，最顶层的支撑部的顶部与顶层芯片的底部通过胶粘固定。8.在本实用新型中，优选地，所述支撑部的高度尺寸略小于所述底层芯片的高度尺寸。9.在本实用新型中，优选地，所述挡胶部的高度尺寸高于所述顶层芯片的高度尺寸。10.在本实用新型中，优选地，所述底层芯片、所述顶层芯片的材质均为硅芯片，所述支架的材质设置为硅。11.在本实用新型中，优选地，所述顶层芯片通过金属线与所述基板信号连接。12.本实用新型具有的优点和积极效果是：通过在基板与顶层芯片之间设置有支架，对于需要两层以上芯片封装时能够起到对多层芯片的支撑作用，解决了当多层芯片处于悬空位置时会造成芯片位置不稳定的问题，从而避免了芯片连接线路焊接时导致碎裂的问题，以及在焊接时还容易导致虚焊问题的发生。附图说明13.附图用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与本实用新型的实施例一起用于解释本实用新型，并不构成对本实用新型的限制。在附图中：14.图1是本实用新型的一种mems传感器堆叠芯片封装结构的实施例一的示意图；15.图2是本实用新型的一种mems传感器堆叠芯片封装结构的实施例二的示意图。16.图中：1、基板；2、支架；3、底层芯片；4、顶层芯片；5、支撑部；6、挡胶部。具体实施方式17.下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。18.需要说明的是，当组件被称为“固定于”另一个组件，它可以直接在另一个组件上或者也可以存在居中的组件。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中组件。当一个组件被认为是“设置于”另一个组件，它可以是直接设置在另一个组件上或者可能同时存在居中组件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。19.除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本实用新型。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。20.实施例一：21.如图1所示，本实用新型提供一种mems传感器堆叠芯片封装结构，包括基板1和支架2，基板1通过胶粘固定有至少一层底层芯片3，底层芯片3通过金属线与基板1连接，底层芯片3通过胶粘固定有顶层芯片4，顶层芯片4与底层芯片3错位呈阶梯状结构布置，支架2设置于顶层芯片4和基板1之间用于支承顶层芯片4。首先，将底层芯片3铺设于基板1上通过胶粘贴装与基板1固定，待胶水固化后将底层芯片3通过金属线与基板1电信号连接，接下来固化后的底层芯片3表面涂抹胶水，将顶层芯片4贴装于底层芯片3的表面，为了确保焊接点位避让，将顶层芯片4移出以使其与底层芯片3错位呈阶梯状结构排布露出焊接电路点位，使得顶层芯片4搭接于支架2上，待胶水固化后通过金属线将顶层芯片4与底层芯片3、顶层芯片4与基板1进行线路连接，通过设置支架2能够实现对于顶层芯片4的支撑作用，解决了顶层芯片4处于悬空位置时会造成芯片位置不稳定的问题，从而避免了芯片连接线路焊接时导致碎裂的问题，以及在焊接时还容易导致虚焊问题的发生，提高了焊接的稳定性。22.在本实施例中，进一步地，支架2的截面形状呈l型，支架2包括一体成型的支撑部5和挡胶部6，支撑部5的底部与基板1相抵触，支撑部5的顶部通过粘胶与顶层芯片4的底部固定。之所以将支架2的截面形状设计为l型，为的是在挡胶部6与顶层芯片4之间形成预留空隙，在将顶层芯片4错位贴装于底层芯片3且贴装完成之后，支撑部5对于悬空的顶层芯片4起到支撑作用，此时向挡胶部6与顶层芯片4之间形成预留空隙注入流动的粘胶，粘胶顺着挡胶部6的边缘流向顶层芯片4与支撑部5的接触部分，若注入的粘胶量过大也可继续顺着支撑部5的边缘溢出且向下流动，无需特别控制粘胶的注入量，避免了注入的粘胶流向支架2与基板1之间缝隙的可能性。23.在本实施例中，进一步地，支撑部5的高度尺寸略小于底层芯片3的高度尺寸，这样设置留有一定缝隙通过粘胶填充能够实现对顶层芯片4支撑作用的同时能够有效避免支架2可能对顶层芯片4产生的应力。24.在本实施例中，进一步地，挡胶部6的高度尺寸高于顶层芯片4的高度尺寸，这样设计能够进一步避免了注入的粘胶流向支架2与基板1之间缝隙的可能性。25.在本实施例中，进一步地，底层芯片3、顶层芯片4的材质均为硅芯片，支架2的材质设置为硅，通过将支架2的材质设置为与底层芯片3、顶层芯片4相同的材质，由于底层芯片3、顶层芯片4的尺寸较为精密，能够避免支架2不同材质情况下刚度大对芯片的挤压对底层芯片3、顶层芯片4可能造成的损伤。26.在本实施例中，进一步地，顶层芯片4通过金属线与基板1信号连接，金属线可以是金线、铜线或其他材质的线。27.实施例二：28.本实施例相较于实施例一的不同之处在于，将支架2的截面形状呈阶梯状，具体如图2所示，支架2包括一体成型的挡胶部6以及至少两个支撑部5，支撑部5的数量与底层芯片3的数量相适配，最底层的支撑部5的底部与基板1相抵触，最顶层的支撑部5的顶部与顶层芯片4的底部通过胶粘固定。本实施例适用于底层芯片3的数量为两个以上的情况，能够满足多层芯片堆叠封装条件，提高封装焊接的稳定性。29.本实用新型的工作原理和工作过程如下：首先，将底层芯片3铺设于基板1上通过胶粘贴装与基板1固定，待胶水固化后将底层芯片3通过金属线与基板1电信号连接，接下来固化后的底层芯片3表面涂抹胶水，将顶层芯片4贴装于底层芯片3的表面，为了确保焊接点位避让，将顶层芯片4移出以使其与底层芯片3错位呈阶梯状结构排布露出焊接电路点位，使得顶层芯片4搭接于支架2上，待胶水固化后通过金属线将顶层芯片4与底层芯片3、顶层芯片4与基板1进行线路连接，通过设置支架2能够实现对于顶层芯片4的支撑作用，解决了顶层芯片4处于悬空位置时会造成芯片位置不稳定的问题，从而避免了芯片连接线路焊接时导致碎裂的问题，以及在焊接时还容易导致虚焊问题的发生，提高了焊接的稳定性。30.以上对本实用新型的实施例进行了详细说明，但所述内容仅为本实用新型的较佳实施例，不能被认为用于限定本实用新型的实施范围。凡依本实用新型范围所作的均等变化与改进等，均应仍归属于本专利涵盖范围之内。