半导体器件的键合结构及其制造方法、半导体器件与流程

1.本技术涉及集成电路制造领域，尤其涉及一种半导体器件的键合结构及其制造方法、半导体器件。背景技术：2.晶圆级键合是mems(micro electromechanical system，微电子机械系统)技术中一项重要的工艺步骤，其主要作用是为晶圆上的结构形成良好的机械保护，以及可以使得密封步骤在一定的气体氛围或真空度要求下进行。其中，铝锗键合是晶圆级键合中比较常用的形式。一方面，铝锗键合与cmos(complementary metal oxide semiconductor，互补金属氧化物半导体)工艺兼容，无重金属离子污染；另一方面，铝锗键合中使用的材料的成本低，适用于消费类器件。3.键合工艺的主要评价参数包括键合强度和气密性，关于现有的键合工艺评价手段，一方面，是切成裸晶后利用推拉力测量评价键合强度，通过粗检和细检检查器件键合气密性；另一方面，通过红外显微镜检测键合区域两种介质的融合程度，可以一定程度下评价键合质量。4.但是，推拉力测量和气密性检查主要用于测量键合的强度和密封性，属于破坏性的检测方式，需要在将晶圆切成裸晶后执行测试，适用于键合工艺的调试阶段，无法进行键合工艺的在线监测。此外，红外显微镜检测是利用红外线的穿透能力，透过硅片检测键合界面的铝锗融合程度，虽然可以用于键合工艺的在线监测，但是要求晶圆不能是低阻重掺，两侧的键合介质面不能全部都是金属，且晶圆必须减薄到200μm以下，否则红外线无法穿透，此外红外显微镜检测全部都是手动动作，无法自动化，效率太低且无法量化。技术实现要素：5.基于现有技术中的上述缺陷，本技术的目的在于提供一种半导体器件的键合结构及其制造方法，其能够在线监控键合工艺的键合质量，自动化程度高。6.为此，本技术提供如下技术方案。7.本技术提供了一种半导体器件的键合结构，所述键合结构包括：8.第一衬底；9.第二衬底；10.键合环，位于所述第一衬底和所述第二衬底之间，其包括第一键合层和第二键合层，所述第一键合层的电阻在键合连接前后产生变化；11.导电层，位于所述第一衬底的朝向所述第二衬底的一侧，其包括分开设置的至少两条导电线路，每个所述导电线路的一端电连接所述第一键合层，另一端电连接有电阻检测焊盘。12.在至少一个实施方式中，还包括第一介质层，所述第一介质层位于所述导电层的朝向所述第二衬底的一侧，所述第一键合层位于所述第一介质层的朝向所述第二衬底的一侧。13.在至少一个实施方式中，所述导电层部分地从所述第一介质层暴露形成至少两个所述电阻检测焊盘，所述至少两个电阻检测焊盘与所述至少两条导电线路分别对应电连接。14.在至少一个实施方式中，所述第一介质层中形成至少两个导电通孔，所述第一键合层通过所述至少两个导电通孔与所述至少两条导电线路分别对应电连接。15.在至少一个实施方式中，还包括第二介质层，所述第二键合层位于所述第二介质层的朝向所述第一衬底的一侧。16.在至少一个实施方式中，所述第一键合层呈环形，所述导电通孔有四个，四个所述导电通孔与所述第一键合层的连接处将所述第一键合层分为长度相等的四段。17.在至少一个实施方式中，所述第一介质层或所述第二介质层上形成有挡墙结构，所述挡墙结构用于在键合时限制所述第一介质层和所述第二介质层之间的距离。18.在至少一个实施方式中，所述第一键合层的材质包括以下至少之一：锗、硅、锡；所述第二键合层的材质包括以下至少之一：铝、金、铜。19.本技术还提供了一种半导体器件的键合结构的制造方法，所述制造方法包括：20.所述制造方法包括：21.提供第一衬底，在所述第一衬底上形成导电层；其中，所述导电层包括分开设置的至少两条导电线路和至少两个电阻检测焊盘；22.在所述导电层的背离所述第一衬底的一侧形成第一键合层；其中，所述第一键合层通过所述至少两条导电线路与所述至少两个电阻检测焊盘对应电连接；23.提供第二衬底，在所述第二衬底上形成第二键合层；24.将所述第一键合层和所述第二键合层键合连接以形成所述键合结构。25.在至少一个实施方式中，所述制造方法还包括：先在所述导电层上形成第一介质层，刻蚀所述第一介质层形成至少两个导电通孔，然后在所述第一介质层上形成所述第一键合层；26.其中，所述第一键合层通过所述至少两个导电通孔与所述至少两条导电线路对应电连接。27.在至少一个实施方式中，所述制造方法还包括：刻蚀所述第一介质层，使得所述导电层部分地从所述第一介质层暴露形成所述至少两个电阻检测焊盘。28.在至少一个实施方式中，所述制造方法还包括：先在所述第二衬底上形成第二介质层，然后在所述第二介质层上形成所述第二键合层。29.在至少一个实施方式中，所述刻蚀所述第一介质层形成至少两个导电通孔，包括：刻蚀所述第一介质层形成四个导电通孔；30.其中，四个所述导电通孔与所述第一键合层的连接处将所述第一键合层分为长度相等的四段。31.在至少一个实施方式中，所述制造方法还包括：32.检测所述第一键合层的电阻变化情况，根据检测结果判断键合性能是否符合预设要求。33.在至少一个实施方式中，所述检测所述第一键合层的电阻变化情况，根据检测结果判断键合性能是否符合预设要求，包括：34.在键合连接前后分别检测所述第一键合层的电阻，计算电阻变化值，将所述电阻变化值与预设的电阻变化值期望范围比较，若所述电阻变化值在所述电阻变化值期望范围内，则判断键合性能符合预设要求。35.在至少一个实施方式中，所述制造方法还包括：36.在进行键合连接之前，在所述第一介质层或所述第二介质层上形成挡墙结构；37.其中，所述挡墙结构用于在键合连接时限制所述第一介质层和所述第二介质层之间的距离。38.本技术还提供了一种半导体器件，所述半导体器件包括上述任一实施方式所述的键合结构。39.有益效果40.根据本技术提供的半导体器件的键合结构，通过设置第一介质层和导电层，导电层部分地暴露形成至少两个电阻检测焊盘，第一键合层通过导电通孔与至少两个电阻检测焊盘连接，结合第一键合层在键合后电阻会发生变化这一特性，可以通过电阻检测焊盘检测第一键合层键合前后的电阻变化情况来判断键合性能是否符合预设的要求，总体上自动化程度高，能够在线监控键合工艺的键合质量，还能通过电阻量化键合的熔融程度，此外，该键合结构也适用于晶圆低阻重掺或两侧的键合介质面全部都是金属的情形的键合质量监测，适用范围更广。附图说明41.图1示出了本技术的半导体器件的键合结构的示意图。42.图2示出了本技术的半导体器件的键合结构俯视图。43.图3示出了本技术的半导体器件的键合结构的制造方法流程图。44.图4a至图4j示出了本技术的半导体器件的键合结构的制造过程图。45.附图标记说明46.1、第一衬底；47.2、导电层；21、导电线路；22、电阻检测焊盘；48.3、第一介质层；49.4、第一键合层；41、锗材料层；42、钛材料层；50.5、导电通孔；6、第三介质层；51.10、第二衬底；20、第二介质层；30、第二键合层；40、挡墙结构。具体实施方式52.下面将参照附图更详细地描述本技术公开的示例性实施方式。虽然附图中显示了本技术的示例性实施方式，然而应当理解，可以以各种形式实现本技术，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本技术，并且能够将本技术公开的范围完整的传达给本领域的技术人员。53.在下文的描述中，给出了大量具体的细节以便提供对本技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本技术发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。54.在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。55.应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本技术必然存在第一元件、部件、区、层或部分。56.空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。57.在此使用的术语的目的仅在于描述具体实施例并且不作为本技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。58.为了彻底理解本技术，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本技术的技术方案。本技术的较佳实施例详细描述如下，然而除了这些详细描述外，本技术还可以具有其他实施方式。59.下面根据图1至图2详细说明根据本技术的半导体器件的键合结构。60.在本实施方式中，如图1和图2所示，本技术的半导体器件的键合结构包括第一衬底1、导电层2、第一介质层3、第一键合层4、第二衬底10、第二介质层20和第二键合层30。61.如图1和图2所示，导电层2位于第一衬底1的朝向第二衬底10的一侧，第一介质层3形成于导电层2的朝向第二衬底10的一侧，第一键合层4位于第一介质层3的朝向第二衬底10的一侧。其中，导电层2包括分开设置的四条导电线路21，导电层2部分地从第一介质层3暴露形成四个电阻检测焊盘22，四个分开的导电通孔5贯穿第一介质层3地设置，第一键合层4与四个导电通孔5均连接，每个导电通孔5对应地与一条导电线路21导电连接，每条导电线路21与对应的电阻检测焊盘22导电连接。需要说明的是，设置电阻检测焊盘22的目的在于检测第一键合层4的电阻，其数量设置为至少两个即可，并不限于四个，也可以为两个、三个、五个或更多个，相对应地，导电通孔5和导电线路21的数量也可以为两个、三个、五个或更多个。62.此外，应当理解，第一介质层3并非是必须设置的，第一键合层4也可以直接形成于导电层2的背离第一衬底1的一侧，无需设置第一介质层3，此时，导电层2的导电线路21可以直接与第一键合层4连接，无需通过导电通孔5。63.如图1和图2所示，第二介质层20形成于第二衬底10的朝向第一衬底1的一侧，第二键合层30形成于第二介质层20的朝向第一衬底1的一侧。第一键合层4和第二键合层30键合连接形成键合环。可以理解，第一键合层4和第二键合层30可以具有同样的形状以利于进行键合连接。同时可以理解，第二介质层20并非是必须设置的，第二键合层30可以直接设置于第二衬底10上。64.根据本技术的半导体器件的键合结构，通过设置与第一键合层4导电连接的电阻检测焊盘22，可以通过电阻检测焊盘22检测第一键合层4键合前后的电阻变化情况来判断键合连接的键合性能是否符合预设的要求，总体上自动化程度高，能够在线监控键合工艺的键合质量，还能通过电阻量化键合的熔融程度，此外，该键合结构也适用于晶圆低阻重掺或两侧的键合介质面全部都是金属的情形的键合质量监测，适用范围更广。特别说明的是，检测第一键合层4的电阻指的是检测第一键合层4的电阻值或电阻率。65.具体地，对于第一键合层4的键合前后的电阻变化，可以在工艺调试研发阶段，标定键合工艺符合要求时的第一键合层4的电阻变化值期望范围，然后在实际生产阶段，可以检测第一键合层4键合前后的实际的电阻变化值，与上述标定的电阻变化值期望范围进行比较，进而能够在线确认键合工艺的键合质量是否符合要求。66.在本实施方式中，如图2所示，第一键合层4整体呈方形，四个导电通孔5位于该方形的四个角处。这样，四个导电通孔5将第一键合层4分隔成四段电阻条，形成了惠斯通电桥结构，进一步的，由于四段电阻条的长度相等，键合完成后，可以通过检测惠斯通电桥结构的输出来判断键合连接的均匀性。具体地，由于四段电阻条的长度相等，即理论上四段电阻条的电阻基本上相等，那么如果完全均匀键合的话，惠斯通电桥结构的输出可以为零，总体上，也就是说，惠斯通电桥结构的输出越小，表示键合连接越均匀。应当理解，第一键合层4不限于方形，第一键合层4可以形成为的任意形状(例如圆形)的完整环形，相应地，为了能够根据惠斯通电桥结构判断键合的均匀性，四个导电通孔5与第一键合层4的连接处应当将第一键合层4分隔为长度相等的四段。67.在本实施方式中，如图2所示，四个电阻检测焊盘22可以两两并列设置，四个电阻检测焊盘22可以位于键合结构的同一侧，这样既便于制造，也可以便于进行电阻测试时的电连接。68.在本实施方式中，如图1和图2所示，键合结构还包括挡墙结构40，挡墙结构40形成于第二介质层20的朝向第一衬底1的一侧。其中，挡墙结构40形成为与呈方形的第二键合层30相适配的方形，在第二键合层30的内外两侧均设置挡墙结构40。挡墙结构40用于在键合时限制第一介质层4和第二介质层20之间的距离，应当理解，挡墙结构40的高度应当设置为小于第一键合层4和第二键合层30两者在键合之前的高度之和，这样才能实现第一键合层4和第二键合层30的键合连接，但是挡墙结构40的高度不能设置过小，否则第一键合层4和第二键合层30会过融合，影响键合性能。总而言之，可以根据实际情况的需要对挡墙结构40的高度进行合理设置。69.补充说明的是，挡墙结构40不限于形成于第二介质层20，也可以形成于第一介质层3的朝向第二衬底10的一侧。此外，挡墙结构40的形状不限于与第一键合层4或第二键合层30相适配，也可以独立地设置为任意合适的形状，挡墙结构40不限于设置于第二键合层30的内外两侧，也可以仅设置于一侧，总而言之，只要能够在键合时对第一介质层4和第二介质层20之间的距离进行限制即可。70.在本实施方式中，第一键合层4的材质可以包括以下至少之一：锗、硅、锡；第二键合层30的材质包括以下至少之一：铝、金、铜。优选地，第一键合层4的材质包括锗，第二键合层的材质包括铝。71.在本实施方式中，如图1所示，第一键合层4包括锗材料层41和钛材料层42，钛材料层42位于锗材料层41和第一介质层3之间，通过设置钛材料层42，有利于将锗材料层41粘附于第一介质层3。72.在本实施方式中，在第一衬底1和导电层2之间还可以设置其他层级，例如图1中所示的第三介质层6。应当理解，本技术的键合结构还可以包括图中未示出的其他层级结构。73.下面根据图3至图4j详细说明根据本技术的半导体器件的键合结构的制造方法。74.如图3所示，半导体器件的键合结构的制造方法包括：75.步骤s1，提供第一衬底，在第一衬底上形成导电层；其中，导电层包括分开设置的至少两条导电线路和至少两个电阻检测焊盘；76.步骤s2，在导电层的背离第一衬底的一侧形成第一键合层；其中，第一键合层通过至少两条导电线路与至少两个电阻检测焊盘对应电连接；77.步骤s3，提供第二衬底，在第二衬底上形成第二键合层；78.步骤s4，将第一键合层和第二键合层键合连接以形成键合结构。79.其中，应当理解，本技术的键合结构的制造方法不限于上述步骤s1至s4的顺序，在不影响制造的情况下，上述步骤的顺序可以调换，例如，步骤s3可以在步骤s1之前进行。80.可选地，在步骤s2中，先在导电层上形成第一介质层，刻蚀第一介质层形成至少两个导电通孔，然后在第一介质层上形成第一键合层；其中，第一键合层通过至少两个导电通孔与至少两条导电线路对应电连接。进一步优选地，刻蚀第一介质层形成四个导电通孔，且四个导电通孔与第一键合层的连接处将第一键合层分为长度相等的四段，这样可以形成惠斯通电桥结构，键合连接后，可以通过检测惠斯通电桥结构的输出来判断键合连接的均匀性。81.进一步可选地，在步骤s2中，刻蚀第一介质层，使得导电层部分地从第一介质层暴露形成至少两个电阻检测焊盘。82.进一步可选地，在步骤s3中，先在第二衬底上形成第二介质层，然后在第二介质层上形成第二键合层。83.进一步可选地，在步骤s4之前，在第一介质层或第二介质层上形成挡墙结构；其中，挡墙结构用于在键合连接时限制第一介质层和第二介质层之间的距离。84.进一步地，制造方法还包括：检测第一键合层的电阻变化情况，根据检测结果判断键合性能是否符合预设要求。具体地，在键合连接前后分别检测第一键合层的电阻，计算电阻变化值，将电阻变化值与预设的电阻变化值期望范围比较，若电阻变化值在所述电阻变化值期望范围内，则判断键合性能符合预设要求。85.图4a至图4j示出了本技术半导体器件的键合结构的一个具体制造过程。如图4a至图4c所示，先在第一衬底1上沉积形成第三介质层6(例如，氧化层)，然后在第三介质层6上沉积形成导电层2，并在导电层2上沉积形成第一介质层3(例如，氧化层)。其中，导电层2包括分开设置的至少两条导电线路。86.如图4d所示，刻蚀第一介质层3并沉积导电材料(例如，钨)形成导电通孔5，完成后可做平坦化处理。其中，导电通孔5至少有两个，导电通孔5与对应的导电线路导电连接。87.如图4e所示，在第一介质层3上对应导电通孔5的位置处沉积、刻蚀形成第一键合层4。其中，第一键合层4可以包括锗材料层41和钛材料层42，当然也可以包括其它材料。88.如图4f所示，刻蚀第一介质层3，使得导电层2部分地从第一介质层3暴露形成电阻检测焊盘22。其中，电阻检测焊盘22的数量至少有两个，电阻检测焊盘与对应的导电线路导电连接。89.如图4g至图4h所示，在第二衬底10上依次沉积形成第二介质层20(例如，氧化层)和第二键合层30。其中，第二键合层30的材质可以包括铝，当然也可以包括其它材料。90.如图4i所示，在第二介质层20上进一步沉积、刻蚀形成挡墙结构40，挡墙结构40形成于第二键合层30的内外两侧。其中，挡墙结构40可以为氧化层。当然，本技术不限于此，挡墙结构40也可以形成于第一介质层3。91.最终，如图4j所示，通过第一键合层4和第二键合层30将图4f中形成的结构和图4i中形成的结构进行键合连接，形成最终的键合结构。92.在上述过程中，优选地，在第一介质层3中形成四个导电通孔5，第一键合层4形成为环形，四个导电通孔5与第一键合层4的连接处将第一键合层4分隔为长度相等的四段。93.进一步的，本技术的制造方法还包括：检测第一键合层3的电阻变化情况，根据检测结果判断键合性能是否符合预设要求。具体地，在键合连接前后分别检测第一键合层3的电阻(电阻值或电阻率)，计算电阻变化值，将电阻变化值与预设的电阻变化值期望范围比较，若电阻变化值在电阻变化值期望范围内，则判断键合性能符合预设要求，反之则判断键合性能不符合预设要求。94.本技术还提供了一种半导体器件，该半导体器件包括上述任一实施方式所述的半导体器件的键合结构。95.应当理解，以上实施方式均为示例性的，不用于包含权利要求所包含的所有可能的实施方式。在不脱离本技术的范围的情况下，还可以在以上实施方式的基础上做出各种变形和改变。同样的，也可以对以上实施方式的各个技术特征进行任意组合，以形成可能没有被明确描述的本技术的另外的实施方式。因此，上述实施方式仅表达了本技术的几种实施方式，不对本技术的保护范围进行限制。