集成芯片的制作方法

本技术的实施例涉及一种集成芯片，且特别是涉及一种具有介电保护层以提高微机电系统器件性能的集成芯片。

背景技术：

1、微机电系统(microelectromechanical system，mems)器件，例如加速度计、压力传感器、麦克风和换能器(transducer)，已在许多现代电子器件中得到广泛的使用。举例来说，mems加速度计和换能器常见于汽车(例如安全气囊展开系统)、平板计算机或医疗设备中。mems器件可具有可移动部分，其用于检测运动并将运动转换为电信号。举例来说，mems加速度计包括将加速运动转换为电信号的可移动部件。换能器包括将声波转换为电信号的可移动膜。

技术实现思路

1、本实用新型的实施例提供一种集成芯片包括：半导体衬底、上覆于所述半导体衬底的内连线结构、上覆于所述内连线结构的上部介电结构、上覆于所述上部介电结构的微机电系统衬底、空腔电极、多个止挡结构及介电保护层。在所述微机电系统衬底和所述上部介电结构之间定义出空腔，其中所述微机电系统衬底包括在所述空腔上方的可移动膜。空腔电极设置在所述上部介电结构中并位于所述空腔下方。止挡结构设置于所述可移动膜与所述空腔电极之间的所述空腔内。介电保护层沿所述空腔电极的顶面设置，其中所述介电保护层具有比所述上部介电结构更大的介电常数。

2、本实用新型的实施例提供一种集成芯片包括：半导体衬底、上覆于所述半导体衬底的下部介电结构、设置在所述下部介电结构上的空腔电极、设置在所述空腔电极上方和周围的上部介电结构、设置在所述上部介电结构中并上覆于所述空腔电极的空腔、设置在所述上部介电结构上的微机电系统衬底以及介电保护层。所述空腔电极包括导电层堆叠，所述微机电系统衬底包括在所述空腔上方的可移动膜。介电保护层设置在所述空腔电极的顶面上并直接接触所述空腔电极的所述顶面，其中所述介电保护层的厚度大于在所述空腔电极正上方的所述上部介电结构的厚度。

3、基于上述，本实用新型的一种的微机电系统(mems)器件的介电保护层设置在空腔电极上并且被配置为提高mems器件的性能。mems器件包括覆盖空腔的可移动膜和设置在空腔下方的空腔电极。介电保护层沿空腔电极的顶面延伸并设置在可移动膜和空腔电极之间。介电保护层被配置为在mems器件的制造期间减轻对空腔电极的损害，例如减轻在刻蚀工艺和/或平坦化工艺期间的损害。此外，介电保护层相对较厚并包括具有高介电常数的介电材料，使得介电保护层增加可移动膜和空腔电极之间的有效介电常数。这增加了可移动膜和空腔电极之间的电容，从而增加了可由mems器件感测的电容值的范围。此外，mems器件包括沿空腔底部设置的多个止挡结构。止挡结构被配置为减小可移动膜和空腔表面之间的静摩擦力，从而提高mems器件的整体性能。

4、为让本实用新型的实施例的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

技术特征：

1.一种集成芯片，其特征在于，包括：

2.根据权利要求1所述的集成芯片，其特征在于，所述介电保护层直接接触所述空腔电极的所述顶面。

3.根据权利要求1所述的集成芯片，其特征在于，所述止挡结构是所述介电保护层的一部分。

4.根据权利要求1所述的集成芯片，其特征在于，所述止挡结构是所述上部介电结构的一部分并且直接上覆于从所述介电保护层延伸的突起。

5.根据权利要求1所述的集成芯片，其特征在于，所述介电保护层的厚度小于所述空腔电极的厚度。

6.一种集成芯片，其特征在于，包括：

7.根据权利要求6所述的集成芯片，其特征在于，所述介电保护层的厚度大于所述导电层堆叠中的每个单独导电层的厚度。

8.根据权利要求6所述的集成芯片，其特征在于，所述导电层堆叠包括在所述下部介电结构上的第一导电层、在所述第一导电层上的第二导电层、在所述第二导电层上的第三导电层以及在所述第三导电层上的第四导电层，其中所述第一导电层和所述第三导电层包括第一材料，并且所述第二导电层和所述第四导电层包括不同于所述第一材料的第二材料。

9.根据权利要求6所述的集成芯片，其特征在于，所述介电保护层的外部相对侧壁与所述空腔电极的外部相对侧壁对齐。

10.根据权利要求6所述的集成芯片，其特征在于，所述介电保护层包括从所述介电保护层的下表面向上延伸的多个止挡结构，其中所述止挡结构邻接所述空腔。

技术总结本技术的实施例提供一种包括上覆于半导体衬底的内连线结构的集成芯片。上部介电结构上覆于内连线结构。微机电系统衬底上覆于上部介电结构。在微机电系统衬底和上部介电结构之间定义出空腔。微机电系统衬底包括在空腔上方的可移动膜。空腔电极设置在上部介电结构中并位于空腔下方。多个止挡结构设置在可移动膜和空腔电极之间的空腔中。沿空腔电极的顶面设置介电保护层。介电保护层具有比上部介电结构更大的介电常数。技术研发人员：戴文川,陈相甫,洪嘉明,邱怡瑄,胡凡受保护的技术使用者：台湾积体电路制造股份有限公司技术研发日：20230506技术公布日：2024/1/15