技术新讯 > 微观装置的制造及其处理技术 > 一种MEMS器件及其制备方法、电子装置与流程  >  正文

一种MEMS器件及其制备方法、电子装置与流程

  • 国知局
  • 2024-07-27 13:05:38

本发明涉及半导体,具体而言涉及一种mems器件及其制备方法、电子装置。

背景技术:

1、随着半导体技术的不断发展,在传感器类产品的市场上,智能手机、集成cmos和微机电系统(mems)器件日益成为最主流、最先进的技术,并且随着技术的更新,朝着尺寸小、性能高和功耗低的方向发展。

2、其中,基于微机电系统(mems)工艺制备形成的mems麦克风,因与传统麦克风相比具有体积小、成本低且性能稳定等优点而被广泛应用。然而,相关技术中的mems麦克风的振膜在制备过程中容易受到损伤,并且导mems麦克风的吸合电压易产生波动,进而导致器件良率降低。

技术实现思路

1、在技术实现要素:部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。

2、针对目前存在的问题,本发明一方面提供一种mems器件的制备方法,包括:

3、提供基底,在所述基底的第一表面上形成有第一牺牲层;

4、在所述第一牺牲层上依次形成第一保护层、振膜、第二保护层、第二牺牲层和背板层;

5、自所述基底的第二表面去除所述第一牺牲层以形成第一腔体,去除所述第二牺牲层以形成第二腔体,所述第一腔体露出所述第一保护层,所述第二腔体露出所述第二保护层;

6、去除所述第一腔体中露出的所述第一保护层,并去除所述第二腔体中露出的所述第二保护层。

7、示例性地,采用干法刻蚀工艺来去除所述第一保护层与所述第二保护层。

8、示例性地,所述干法刻蚀工艺的刻蚀气体包括氧等离子体。

9、示例性地,所述第一保护层与所述第二保护层的材质包括非晶碳。

10、示例性地,所述非晶碳包括氢化非晶碳。

11、示例性地,自所述基底的第二表面去除所述第一牺牲层以形成第一腔体,并去除所述第二牺牲层以形成第二腔体,包括:

12、采用湿法刻蚀工艺去除所述第一牺牲层与所述第二牺牲层,以形成所述第一腔体与所述第二腔体。

13、示例性地,所述湿法刻蚀工艺的刻蚀溶液包括缓冲氧化物刻蚀液。

14、示例性地,所述振膜的材料包括掺杂的多晶硅。

15、本发明另一方面提供一种mems器件,所述mems器件采用上述的方法制备获得。

16、本发明再一方面还提供一种电子装置,所述电子装置包括上述的mems器件。

17、本发明实施例的mems器件及其制备方法、电子装置,通过形成第一保护层与第二保护层,并先去除第一牺牲层以形成第一腔体以及去除第二牺牲层以形成第二腔体,再去除露出的第一保护层与第二保护层以露出振膜,能够避免对振膜造成损伤,并且能够降低吸合电压的波动,进而提高了器件性能与产品良率。

技术特征:

1.一种mems器件的制备方法,其特征在于,所述方法包括:

2.根据权利要求1所述的制备方法,其特征在于,采用干法刻蚀工艺来去除所述第一保护层与所述第二保护层。

3.根据权利要求2所述的制备方法,其特征在于,所述干法刻蚀工艺的刻蚀气体包括氧等离子体。

4.根据权利要求1所述的制备方法,其特征在于,所述第一保护层与所述第二保护层的材质包括非晶碳。

5.根据权利要求4所述的制备方法,其特征在于,所述非晶碳包括氢化非晶碳。

6.根据权利要求1所述的制备方法,其特征在于,自所述基底的第二表面去除所述第一牺牲层以形成第一腔体,并去除所述第二牺牲层以形成第二腔体,包括:

7.根据权利要求6所述的制备方法,其特征在于,所述湿法刻蚀工艺的刻蚀溶液包括缓冲氧化物刻蚀液。

8.根据权利要求1所述的制备方法,其特征在于,所述振膜的材料包括掺杂的多晶硅。

9.一种mems器件,其特征在于,所述mems器件采用权利要求1-8中的任一项所述的方法制备获得。

10.一种电子装置,其特征在于,所述电子装置包括权利要求9所述的mems器件。

技术总结本发明提供一种MEMS器件及其制备方法、电子装置,该方法包括:提供基底,在基底的第一表面上形成有第一牺牲层;在第一牺牲层上依次形成第一保护层、振膜、第二保护层、第二牺牲层和背板层;自基底的第二表面所述第一牺牲层以形成第一腔体,去除第二牺牲层以形成第二腔体,第一腔体露出第一保护层,第二腔体露出第二保护层;去除第一腔体中露出的第一保护层,并去除第二腔体中露出的第二保护层。本发明方案通过形成第一保护层与第二保护层,并先去除第一牺牲层以形成第一腔体以及去除第二牺牲层以形成第二腔体,再去除露出的第一保护层与第二保护层以露出振膜,能够避免对振膜造成损伤,并且能够降低吸合电压的波动,进而提高了产品良率。技术研发人员:王东受保护的技术使用者:芯联集成电路制造股份有限公司技术研发日:技术公布日:2024/5/29

本文地址:https://www.jishuxx.com/zhuanli/20240726/124867.html

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。