TDC电路、时间间隔测量电路与电子设备

本发明涉及时间测量领域，尤其涉及一种tdc电路、时间间隔测量电路与电子设备。

背景技术：

1、时间数字转换器(time-to-digital converter,tdc)，可理解为能够对输入的开始信号、接收信号的时间间隔进行检测的任意电路，该开始信号、接收信号可基于触发脉冲的上升沿、下降沿而产生。

2、现有相关技术中，tdc都对输入的计时开始和计时结束信号的先后顺序有严格的要求，即开始信号必须先于结束信号到达，然而，当开始信号滞后于结束信号时，tdc将无法正常工作，这将导致在很多情况下tdc无法输出正确的测量结果。

3、为了解决该情形，可在tdc电路之前引入前序电路，该前序电路可以在两输入信号(开始信号、结束信号)被输入tdc电路之前判断其先后顺序，然而，这一前序电路不但增加了整体的面积和功耗，也加长了完成一次测量所需要的时间，并且，这一前序电路可能引入一定量的失调，这将影响测量的准确性。

技术实现思路

1、本发明提供一种tdc电路、时间间隔测量电路与电子设备，以解决引入前序电路带来的缺陷。

2、根据本发明的第一方面，提供了一种tdc电路，包括：第一环形延时链、第二环形延时链、第一计时器、第二计时器；

3、所述第一环形延时链的输入端用于接入计时开始信号，所述第一环形延时链的输出端连接所述第一环形延时链的输入端；所述第一环形延时链用于：在所述第一环形延时链循环传递所述计时开始信号，并在循环传递的过程中执行所述计时开始信号的延时；

4、所述第二环形延时链的输入端用于接入计时结束信号，所述第二环形延时链的输出端连接所述第二环形延时链的输入端；所述第二环形延时链用于：在所述第二环形延时链循环传递所述计时结束信号，并在循环传递的过程中执行所述计时结束信号的延时；

5、其中，所述第二环形延时链对所述计时结束信号的信号传递速度与所述第一环形延时链对所述计时开始信号的信号传递速度能够被配置为不同；

6、所述第一计数器用于在所述计时开始信号的循环传递过程中对所述计时开始信号的循环传递的圈数进行计数，得到第一计数信息；

7、所述第二计数器用于在所述计时开始信号的循环传递过程中对所述计时开始信号的循环传递的圈数进行计数，得到第二计数信息；

8、所述第一计数器与所述第二计数器均连接处理模块，所述处理模块用于获取所述第一计数信息与所述第二计数信息，并基于所述第一计数信息与所述第二计数信息，确定所述第一环形延时链所接入的计时开始信号与所述第二环形延时链所接入的计时结束信号之间的当前时间间隔信息。

9、可选的，所述的tdc电路，还包括n个仲裁器，所述第一环形延时链包括n个第一延时单元，所述第二环形延时链包括n个第二延时单元；

10、所述n个第一延时单元依次连接，且末尾一个第一延时单元的输出端连接首个第一延时单元的输入端；所述n个第二延时单元依次连接，且末尾一个第二延时单元的输出端连接首个第二延时单元的输入端；

11、每个仲裁器分别连接对应的一个第一延时单元与一个第二延时单元，且所述仲裁器所连接的第一延时单元、第二延时单元在对应环形延时链中的次序是相同的；

12、所述仲裁器用于判断相位比较信息，所述相位比较信息表征了该仲裁器所连接的第一延时单元传递的计时开始信号与所连接的第二延时单元传递的计时结束信号之间相位先后关系；

13、所述处理模块还连接所述仲裁器；所述处理模块在获取所述第一计数信息与所述第二计数信息，并基于所述第一计数信息与所述第二计数信息，确定所述第一环形延时链所接入的计时开始信号与所述第二环形延时链所接入的计时结束信号之间的当前时间间隔信息时，具体用于：

14、在所述计时开始信号、所述计时结束信号的循环传递的过程中，若检测到任一仲裁器输出的相位比较信息发生反转，则获取反转时的第一计数信息与反转时的第二计数信息，并基于反转时的第一计数信息与反转时的第二计数信息，确定所述当前时间间隔信息。

15、可选的，所述处理模块在基于反转时的第一计数信息与反转时的第二计数信息，确定所述时间间隔信息时，具体用于：

16、所述当前时间间隔信息outcode满足以下公式：

17、outcode＝cnt1*msb1-cnt2*msb2+n*lsb；

18、其中：

19、cnt1表征了反转时的第一计数信息；

20、cnt2表征了反转时的第二计数信息；

21、msb1表征了所述第一环形延时链的信号传播周期；

22、msb2表征了所述第二环形延时链的信号传播周期；

23、lsb表征了相同次序的第一延时单元与第二延时单元之间的延时差；

24、n表征当前一圈循环传递过程中，截止至反转时，所述计时结束信号已传递经过的第二延时单元的数量。

25、可选的，所述第一延时单元与所述第二延时单元均包括信号传输模块与游标延时控制模块；

26、任一延时单元的信号传输模块均连接于所述任一延时单元所相邻的两个延时单元的信号传输模块之间，用于执行对应信号的传递；所述对应信号为所述计时开始信号或所述计时结束信号；所述相邻的两个延时单元包括：对应环形延时链中，所述任一延时单元输入端所连接的上一个延时单元，以及所述任一延时单元输出端所连接的下一个延时单元；

27、所述任一延时单元的游标延时控制模块连接于所述任一延时单元的信号传输模块，用于控制所述第一环形延时链与所述第二环形延时链之间是否产生延时差。

28、可选的，所述信号传输模块包括级联的第一反相器与第二反相器，所述游标延时控制模块包括第一晶体管与第二晶体管；

29、所述任一延时单元中的第一反相器的输入端连接所述上一个延时单元的第二反相器的输出端，所述任一延时单元中的第二反相器的输入端连接所述任一延时单元中的第一反相器的输出端，所述任一延时单元中的第二反相器的输出端连接所述下一个延时单元中的第一反相器的输入端；

30、在所述任一延时单元中，所述第二反相器的输入端还连接所述第一晶体管的控制端，所述第一晶体管的第一端连接所述第二反相器的输出端，所述第一晶体管的第二端连接所述第二晶体管的第一端，所述第二晶体管的第二端接地；

31、其中，所述第一延时单元与所述第二延时单元中的第二晶体管的控制端接入的信号用于确定是否产生所述延时差；

32、所述仲裁器连接于所述第一反相器的输出端；

33、所述仲裁器在判断相位比较信息时，具体用于：通过比较所述第一延时单元与所述第二延时单元的第一反相器所输出的信号，判断所述相位比较信息。

34、可选的，若任一第k个第一延时单元中第二晶体管的控制端接入的信号与第k个第二延时单元的第二晶体管的控制端接入的信号为相同电平，则：所述第k个第一延时单元与所述第k个第二延时单元的延时相同；

35、若任一第k个第一延时单元中第二晶体管的控制端接入的信号与第k个第二延时单元的第二晶体管的控制端接入的信号为不同电平，则：所述第k个第一延时单元与所述第k个第二延时单元之间的延时呈指定延时差。

36、可选的，所述第一延时单元与所述第二延时单元均还包括延时校准模块；

37、所述延时校准模块包括多个并联的晶体管，所述多个并联的晶体管连接于所述第一反相器的连接电源端的一端，所述多个并联的晶体管被配置为能够有选择地导通，以控制对应延时单元所实现的延时。

38、根据本发明的第二方面，提供了一种时间间隔测量电路，包括m级tdc电路；

39、所述m级tdc电路中的第p级tdc电路为第一方面及其可选方案涉及的tdc电路；

40、其中，m、p均为正整数，m≥1，m≥p≥1。

41、可选的，其中的m级tdc电路为两级tdc电路，包括第一级tdc电路与第二级tdc电路；所述第p级tdc电路为所述第一级tdc电路；

42、所述计时开始信号为tdc的start信号，所述计时结束信号为tdc的stop信号；

43、所述第二级tdc电路用于获取startres信号与stopres信号，并确定所述startres信号与所述stopres信号之间的时间间隔信息，基于该时间间隔信息与所述当前时间间隔信息，确定所述start信号与所述stop信号的最终时间间隔信息，所述startres信号与stopres信号的时间间隔匹配于所述第一级tdc电路在停止循环传递后所输出的开始信号、结束信号的时间间隔。

44、根据本发明的第三方面，提供了一种电子设备，包括第二方面及其可选方案涉及的时间间隔测量电路。

45、本发明提供的tdc电路、时间间隔测量电路与电子设备中，在对传递速度较慢的环形延时链进行计数的同时，还对传递速度较快的环形延时链也进行计数。进而，由于两条环形延时链均进行延时与计数，不论先接收到的是计时开始信号还是计时结束信号，信号到达tdc电路之后在对应环形延时链的传递时间均可通过计时单元等的处理结果而体现出来，在此基础上，不论先接收到的是计时开始信号还是计时结束信号，计时开始信号与计时结束信号之间的当前时间间隔信息均可被确定，在此基础上，本发明无需引入判断开始信号、结束信号的前序电路，不但降低了测量所必需的时间，提高了测量精度，而且也节省了片上面积和功耗。