时间数字转换装置及其转换方法与流程

本发明涉及一种转换装置，尤其涉及一种时间数字转换装置及其转换方法。

背景技术：

1、随着集成电路的发展，将传感器所获得的感测信息转换为数字码的形式，可以实现更加广泛的运用。其中，对于时间测量系统而言，时间数字转换器可用于测量两个事件之间的时间间隔并将此时间信息转换为数字信号。

2、在当今的许多应用中(例如雷达测距，飞行时间等)，为满足对于时间测量的精确度，对于时间数字转换器的测量分辨率要求日渐提高，因此如何提高时间数字转换器的测量分辨率为一重要的课题。

技术实现思路

1、本发明提供一种时间数字转换装置及其转换方法，可提供高分辨率的时间测量。

2、本发明的时间数字转换装置可将所接收到的起始信号及停止信号的时间差转换成数字码信号。时间数字转换装置包括第一环形振荡器电路、第一计数器电路、第二环形振荡器电路、第二计数器电路、仲裁器电路以及编码电路。第一环形振荡器电路接收起始信号，第一环形振荡器电路包括n个第一延迟级，其中n为大于1的奇数。第一计数器电路耦接第一环形振荡器电路，计数第一环形振荡器电路的输出信号而产生第一数字码，依据停止信号停止计数第一环形振荡器电路的输出信号。第二环形振荡器电路接收停止信号，第二环形振荡器电路包括n个第二延迟级。第二计数器电路耦接第二环形振荡器电路，计数第二环形振荡器电路的输出信号而产生第二数字码。仲裁器电路耦接第一环形振荡器电路与第二环形振荡器电路，依据各第一延迟级的输出以及各第二延迟级的输出产生多个仲裁信号，此些仲裁信号指示各第一延迟级的输出以及各第二延迟级的输出的转态情形。编码电路耦接仲裁器电路以及第二计数器电路，依据上述多个仲裁信号输出计数停止信号以及第三数字码，其中计数停止信号用以控制第二计数器电路停止计数，第三数字码指示上述多个第一延迟级的其中一输出与上述多个第二延迟级的其中一输出相位重合的时间点。

3、在本发明的一实施例中，上述的第一环形振荡器电路包括与非门以及n-1个反向器，与非门的一输入端接收起始信号，与非门的另一输入端耦接第一环形振荡器电路的输出端。n-1个反向器串接于与非门的输出端与与非门的另一输入端之间，与非门的输出端以及各反向器的输出端耦接仲裁器电路。

4、在本发明的一实施例中，上述的第二环形振荡器电路包括与非门以及n-1个反向器，与非门的一输入端接收停止信号，与非门的另一输入端耦接第二环形振荡器电路的输出端。n-1个反向器串接于与非门的输出端与与非门的另一输入端之间，与非门的输出端以及各反向器的输出端耦接仲裁器电路。

5、在本发明的一实施例中，上述的各第一延迟级具有第一延迟时间，各第二延迟级具有第二延迟时间，第一延迟时间大于第二延迟时间。

6、在本发明的一实施例中，上述的编码电路于仲裁信号指示n个第一延迟级的其中一输出与n个第二延迟级的其中一输出相位重合时输出计数停止信号以及第三数字码。

7、在本发明的一实施例中，上述的仲裁器电路包括多个仲裁器，各仲裁器耦接于对应的第一延迟级的输出端与对应的第二延迟级的输出端之间，依据对应的第一延迟级与对应的第二延迟级的输出产生对应的仲裁信号。

8、在本发明的一实施例中，上述的时间数字转换装置还包括缓存器电路，其耦接第一计数器电路、第二计数器电路以及编码电路，依据时钟信号输出第一数字码、第二数字码以及第三数字码做为数字码信号。

9、本发明还提供一种时间数字转换装置的转换方法，时间数字转换装置可将接收到的起始信号及停止信号的时间差转换成数字码信号，时间数字转换装置包括接收起始信号的第一环形振荡器电路以及接收停止信号第二环形振荡器电路，其中第一环形振荡器电路包括n个第一延迟级，第二环形振荡器电路包括n个第二延迟级，n为大于1的奇数。时间数字转换装置的转换方法包括下列步骤。计数第一环形振荡器电路的输出信号而产生第一数字码。依据停止信号停止计数第一环形振荡器电路的输出信号。计数第二环形振荡器电路的输出信号而产生第二数字码。依据各第一延迟级的输出以及各第二延迟级的输出产生多个仲裁信号，此些仲裁信号指示各第一延迟级的输出以及各第二延迟级的输出的转态情形。依据上述多个仲裁信号输出计数停止信号以及第三数字码，其中计数停止信号用以指示停止计数第二环形振荡器电路的输出信号，第三数字码指示上述多个第一延迟级的其中一输出与上述多个第二延迟级的其中一输出相位重合的时间点。依据第一数字码、第二数字码以及第三数字码产生数字码信号。

10、在本发明的一实施例中，上述的第一环形振荡器电路包括与非门以及n-1个反向器。与非门的一输入端接收起始信号，与非门的另一输入端耦接第一环形振荡器电路的输出端。n-1个反向器串接于与非门的输出端与与非门的另一输入端之间。

11、在本发明的一实施例中，上述的第二环形振荡器电路包括与非门以及n-1个反向器。与非门的一输入端接收起始信号，与非门的另一输入端耦接第二环形振荡器电路的输出端。n-1个反向器串接于与非门的输出端与与非门的另一输入端之间。

12、在本发明的一实施例中，上述的各第一延迟级具有第一延迟时间，各第二延迟级具有第二延迟时间，第一延迟时间大于第二延迟时间。

13、在本发明的一实施例中，上述的时间数字转换装置的转换方法包括，于上述多个仲裁信号指示n个第一延迟级的其中一输出与n个第二延迟级的其中一输出相位重合时输出计数停止信号以及第三数字码。

14、基于上述，本发明的实施例计数第一环形振荡器电路的输出信号而产生第一数字码，计数第二环形振荡器电路的输出信号而产生第二数字码，依据第一环形振荡器电路的多个第一延迟级的其中一输出以及第二环形振荡器电路的多个第二延迟级的其中一输出相位重合的时间点产生对应的第三数字码，如此将起始信号及停止信号的时间差转换为包括第一数字码、第二数字码以及第三数字码的数字码信号可提供高分辨率的时间测量。

15、为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

技术特征：

1.一种时间数字转换装置，其特征在于，将所接收到的起始信号及停止信号的时间差转换成数字码信号，所述时间数字转换装置包括：

2.根据权利要求1所述的时间数字转换装置，其特征在于，所述第一环形振荡器电路包括：

3.根据权利要求1所述的时间数字转换装置，其特征在于，所述第二环形振荡器电路包括：

4.根据权利要求1所述的时间数字转换装置，其特征在于，各第一延迟级具有第一延迟时间，各第二延迟级具有第二延迟时间，所述第一延迟时间大于所述第二延迟时间。

5.根据权利要求1所述的时间数字转换装置，其特征在于，所述编码电路于所述多个仲裁信号指示所述n个第一延迟级的其中一输出与所述n个第二延迟级的其中一输出相位重合时输出所述计数停止信号以及所述第三数字码。

6.根据权利要求1所述的时间数字转换装置，其特征在于，所述仲裁器电路包括多个仲裁器，各仲裁器耦接于对应的第一延迟级的输出端与对应的第二延迟级的输出端之间，依据对应的第一延迟级与对应的第二延迟级的输出产生对应的仲裁信号。

7.根据权利要求1所述的时间数字转换装置，其特征在于，还包括：

8.一种时间数字转换装置的转换方法，其特征在于，所述时间数字转换装置将所接收到的起始信号及停止信号的时间差转换成数字码信号，所述时间数字转换装置包括接收所述起始信号的第一环形振荡器电路以及接收所述停止信号第二环形振荡器电路，其中所述第一环形振荡器电路包括n个第一延迟级，所述第二环形振荡器电路包括n个第二延迟级，n为大于1的奇数，所述时间数字转换装置的转换方法包括：

9.根据权利要求8所述的时间数字转换装置的转换方法，其特征在于，

10.根据权利要求8所述的时间数字转换装置的转换方法，其特征在于，

11.根据权利要求8所述的时间数字转换装置的转换方法，其特征在于，各第一延迟级具有第一延迟时间，各第二延迟级具有第二延迟时间，所述第一延迟时间大于所述第二延迟时间。

12.根据权利要求8所述的时间数字转换装置的转换方法，其特征在于，包括：

技术总结本发明提供一种时间数字转换装置及其转换方法。计数第一环形振荡器电路的输出信号而产生第一数字码。计数第二环形振荡器电路的输出信号而产生第二数字码。依据第一环形振荡器电路的多个第一延迟级的其中一输出以及第二环形振荡器电路的多个第二延迟级的其中一输出相位重合的时间点产生对应的第三数字码。技术研发人员：林恒受保护的技术使用者：南亚科技股份有限公司技术研发日：技术公布日：2024/7/15