数字时间转换器校准的制作方法

背景技术：

1、电子系统中的各种电气组件以不同时钟频率工作。因此，具有第一频率的第一时钟信号可经分频以形成具有第二频率的第二时钟信号。执行这种分频的一些方法在实用性上可受到限制。

技术实现思路

1、在一些实例中，一种设备包括多模(mm)分频器、δ-σ/三角积分(delta-sigma)调制器、数字时间转换器(dtc)和处理电路。mm分频器具有时钟输入端、第一除数输入端和mm分频器输出端。δ-σ调制器具有第二除数输入端、除数输出端和残余输出端，该除数输出端与第一除数输入端耦合。dtc具有dtc时钟输入端、dtc控制输入端、dtc校准输入端和dtc输出端，该dtc时钟输入端与mm分频器输出端耦合。dtc包括与dtc输出端耦合的一组主延迟元件，每个主延迟元件具有与dtc控制输入端耦合的主控制端子。dtc还包括与dtc输出端耦合的一组辅助延迟元件，每个辅助延迟元件具有与dtc校准输入端耦合的辅助控制端子，且每个辅助延迟元件都可控制以与主延迟元件中的相应一个结合来设置dtc时钟输入端与dtc输出端之间的延迟。处理电路具有残余输入端、主代码输出端和校正代码输出端，该残余输入端与残余输出端耦合，主代码输出端与dtc控制输入端耦合，且校正代码输出端与dtc校准输入端耦合。处理电路被配置为响应残余输入端处的残余信号，在主代码输出端处提供主代码和在校正代码输出端处提供校正代码。

2、在一些实例中，一种设备包括mm分频器、δ-σ调制器、dtc和校准电路。mm分频器具有时钟输入端，第一除数输入端和mm分频器输出端。δ-σ调制器具有第二除数输入端、除数输出端和残余输出端，该除数输出端与第一除数输入端耦合。dtc具有dtc时钟输入端、dtc控制输入端、dtc校准输入端和dtc输出端，该dtc控制输入端与残余输出端耦合，且dtc时钟输入端与mm分频器输出端耦合。校准电路具有与dtc输出端耦合的第一校准控制输入端、与残余输出端耦合的第二校准控制输入端和与dtc校准输入端耦合的校准输出端。该校准电路被配置为：在第一校准控制输入端处接收时钟信号，在第二校准控制输入端处接收残余信号，并且响应以下中至少一个在校准输出端处提供校准信号：时钟信号的第一边沿与延迟版本的时钟信号的第二边沿之间的时间差，以及残余信号。

技术特征：

1.一种设备，包括：

2.根据权利要求1所述的设备，其中，所述dtc校准输入端是第一dtc校准输入端，所述dtc具有第二dtc校准输入端，并且所述dtc被配置为：

3.根据权利要求2所述的设备，其中，所述处理电路包括控制器和存储电路，其被配置为响应所述残余信号而提供所述主代码、所述校正代码和所述增益代码。

4.根据权利要求3所述的设备，其中，所述处理电路具有处理输入端；

5.根据权利要求4所述的设备，其中，所述误差测量电路被配置为：

6.根据权利要求5所述的设备，其中，所述误差测量电路被配置为基于所述时钟信号的第一边沿与延迟版本的所述时钟信号的第二边沿之间的时间差产生所述循环误差信号。

7.根据权利要求6所述的设备，其中，所述误差测量电路包括：

8.根据权利要求7所述的设备，其中，所述延迟电路被配置为使所述时钟信号延迟一定时间间隔，所述时间间隔基于所述时钟信号的平均循环周期的整数倍。

9.根据权利要求7所述的设备，其中，所述误差测量电路包括具有调谐输入端和调谐输出端的调谐电路，所述调谐输入端耦合到所述测量输出端，所述调谐输出端耦合到所述延迟控制输入端，并且所述调谐电路被配置为响应所述循环误差信号而产生所述延迟控制信号。

10.根据权利要求7所述的设备，其中，所述时间差测量电路包括以下中至少一个：时间数字转换器电路或正反控制检测器电路。

11.根据权利要求7所述的设备，其中，所述处理输入端是第一处理输入端，而所述测量输出端是第一测量输出端；

12.根据权利要求11所述的设备，其中，所述处理电路被配置为：

13.根据权利要求2所述的设备，其中，所述dtc包括：

14.根据权利要求13所述的设备，其中，所述第一电源端子或第二电源端子中的一个是接地端子。

15.根据权利要求2所述的设备，其中，所述dtc包括：

16.根据权利要求15所述的设备，其中，所述第一电源端子或第二电源端子中的一个是接地端子。

17.一种设备，包括：

18.根据权利要求17所述的设备，其中，所述校准输出端是第一校准输出端，所述校准信号是第一校准信号，且所述校准电路具有与所述dtc控制输入端耦合的第二校准输出端；并且

19.根据权利要求18所述的设备，其中，所述校准电路被配置为：

20.根据权利要求19所述的设备，其中，所述dtc具有第二dtc校准输入端，并且所述dtc包括与所述dtc输出端耦合的增益控制电路，所述增益控制电路具有与所述第二dtc校准输入端耦合的控制端子；并且

21.根据权利要求20所述的设备，其中，所述校准电路被配置为：

技术总结本申请涉及数字时间转换器校准。在一个实例中，设备(102)包括MM分频器(202)，其具有时钟输入端、第一除数输入端和MM分频器输出端；Δ‑Σ调制器(206)，其具有第二除数输入端、除数输出端和残余输出端，该除数输出端与第一除数输入端耦合；DTC(204)，其具有时钟输入端、控制输入端、校准输入端和输出端，该DTC控制输入端与残余输出端耦合，且DTC时钟输入端与MM分频器输出端耦合；以及校准电路(700)，其具有第一校准控制输入端、第二校准控制输入端和校准输出端，该第一校准控制输入端与DTC输出端耦合，第二校准控制输入端与残余输出端耦合，且校准输出端与DTC校准输入端耦合。技术研发人员：M·H·佩罗特受保护的技术使用者：德克萨斯仪器股份有限公司技术研发日：技术公布日：2024/7/4