一种时钟机芯测试电路的制作方法

本技术涉及一种时钟机芯测试电路，属于机芯测试。

背景技术：

1、随着芯片的设计复杂度迅速提高，芯片测试难度也迅速提升。随着芯片不同功能和不同电路的增加，测试模式也越来越多，而时钟机芯测试电路作为机芯工作和测试的核心，需要同时满足功能和测试的需求。目前的技术通常是针对功能和每一个测试模式都单独设计一个时钟电路，这种设计方法对电路损耗多，功耗也大。所以如果能有一种通用的测试电路结构，该结构可以同时满足功能模式和各种测试模式的时钟自动切换，可以最大限度的使电路提高复用性，同时减少了功耗。

2、传统时钟机芯测试着重于芯片本身的功能测试，没有结合组装机芯的功能测试，本实用新型结合机芯测试过程中的痛点，优化相关机芯测试电路，降低测试功耗，加速机芯测试效率。

技术实现思路

1、为了解决上述问题，本实用新型提供一种时钟机芯测试电路，包括：test信号输入模块、电阻r1、第一选择器i11、第二选择器i13、与非门i12、非门i10和波形发生器i14；

2、所述test信号输入模块分别与所述电阻r1、所述第一选择器i11的输入选择引脚、所述第二选择器i13的输入选择引脚连接；所述第一选择器i11的输出端与所述与非门i12的输入端连接；所述与非门i12的输出端与所述非门i10的输入端连接；所述第二选择器i13的输出端、所述非门i10的输出端与所述波形发生器i14的输入端连接，所述波形发生器i14的输出端输出波形信号。

3、在一种实施方式中，所述第一选择器i11的输入端分别输入128hz信号和256hz信号。

4、在一种实施方式中，所述第二选择器i13的输入端分别输入64hz信号和1hz信号。

5、在一种实施方式中，所述与非门i12的输入端输入128hz信号。

6、本实用新型的优点：

7、本实用新型提供的一种时钟机芯测试电路，可以同时满足各种模式下的芯片测试，在功能模式和各种测试模式下进行时钟的自动切换，相比于现有单独设计的时钟电路，本实用新型提高了时钟电路的复用性，通过调节测试脉宽降低了电路损耗和电路功耗，提高了机芯测试的效率。

技术特征：

1.一种时钟机芯测试电路，其特征在于，所述电路包括：test信号输入模块、电阻(r1)、第一选择器(i11)、第二选择器(i13)、与非门(i12)、非门(i10)和波形发生器(i14)；

2.根据权利要求1所述的时钟机芯测试电路，其特征在于，所述第一选择器(i11)的输入端分别输入128hz信号和256hz信号。

3.根据权利要求1所述的时钟机芯测试电路，其特征在于，所述第二选择器(i13)的输入端分别输入64hz信号和1hz信号。

4.根据权利要求1所述的时钟机芯测试电路，其特征在于，所述与非门(i12)的输入端输入128hz信号。

技术总结本技术公开了一种时钟机芯测试电路，属于机芯测试技术领域。所述电路包括：TEST信号输入模块、电阻、第一选择器、第二选择器、与非门、非门和波形发生器；所述TEST信号输入模块分别与所述电阻、所述第一选择器的输入选择引脚、所述第二选择器的输入选择引脚连接；所述第一选择器的输出端与所述与非门的输入端连接；所述与非门的输出端与所述非门的输入端连接；所述第二选择器的输出端、所述非门的输出端与所述波形发生器的输入端连接，所述波形发生器的输出端输出波形信号；本技术通过测试脉宽的调节有效降低了测试功耗，通过测试信号频率的调节有效地加速测试效率。技术研发人员：黄盖,刘大雁,刘松艳受保护的技术使用者：无锡奕帆微电子有限公司技术研发日：20231129技术公布日：2024/7/23