一种低寄生电容的SGT器件的制作方法

本技术涉及功率半导体领域，尤其是一种低寄生电容的sgt器件。

背景技术：

1、sgt(split gate trench，屏蔽栅极沟槽)器件在现有技术中已得到广泛的应用。传统的sgt器件中，源极覆盖在栅导电层的上方的层间介质层上表面，即层间介质层位于源极和栅极之间，使栅极与源极之间的正对面积增大，导致栅极与源极之间的栅源寄生电容cgs增大，增加了器件的输入电容，使器件的开关速度降低，同时增加了器件的开关损耗。因此，亟需一种具备低寄生电容的sgt器件，以提高器件的开关速度，降低开关损耗。

技术实现思路

1、本发明人针对上述问题及技术需求，提出了一种低寄生电容的sgt器件。

2、本实用新型的技术方案如下：

3、一种低寄生电容的sgt器件，包括第一导电类型的衬底以及制备于衬底中心区的有源区，所述有源区内包括若干并联成一体的元胞；

4、对任一元胞，在所述元胞的截面上，包括位于衬底上方的盖板、位于衬底内的元胞沟槽、制备于元胞沟槽内的屏蔽栅单元以及与元胞沟槽槽口对应的空气腔；

5、通过空气腔使得所述屏蔽栅单元中的栅极多晶硅露出，且利用所述盖板将空气腔封闭；

6、所述盖板上支撑有金属层，且所述金属层至少包括源极金属。

7、其进一步的技术方案为，还包括制备于衬底上的绝缘介质层；

8、所述盖板支撑于绝缘介质层上方，且盖板与绝缘介质层键合连接；

9、在有源区内，所述空气腔贯通绝缘介质层，且所述盖板通过空气腔与屏蔽栅单元隔离。

10、其进一步的技术方案为，所述屏蔽栅单元为上下结构的屏蔽栅单元或左右结构的屏蔽栅单元，当屏蔽栅单元为上下结构时，所述屏蔽栅单元还包括源极多晶硅，其中，

11、所述源极多晶硅位于元胞沟槽内，且源极多晶硅与元胞沟槽的内壁绝缘隔离；

12、所述栅极多晶硅位于源极多晶硅上方，栅极多晶硅与元胞沟槽的内壁以及源极多晶硅绝缘隔离；

13、所述栅极多晶硅的宽度大于源极多晶硅的宽度。

14、其进一步的技术方案为，有源区内还包括制备于衬底内的第一导电类型源区以及第二导电类型基区，其中，

15、所述第二导电类型基区位于绝缘介质层下方；

16、所述第一导电类型源区位于第二导电类型基区内，且第一导电类型源区与绝缘介质层接触；

17、所述元胞沟槽的槽底位于第二导电类型基区下方，且第一导电类型源区以及第二导电类型基区均与元胞沟槽的外侧壁接触。

18、其进一步的技术方案为，所述有源区还包括有源区接触孔，且所述源极金属与第一导电类型源区以及第二导电类型基区欧姆接触。

19、其进一步的技术方案为，所述绝缘介质层以及盖板的材料包括二氧化硅。

20、其进一步的技术方案为，所述绝缘介质层以及盖板的厚度之和至少为1.2μm。

21、其进一步的技术方案为，还包括终端单元，所述终端单元包括制备于衬底内的终端沟槽、终端沟槽氧化层以及终端多晶硅，其中，

22、所述终端沟槽氧化层覆盖终端沟槽的内壁，所述终端多晶硅填充于终端沟槽内，且终端多晶硅通过终端沟槽氧化层与衬底隔离。

23、其进一步的技术方案为，所述终端沟槽与元胞沟槽的沟槽深度相同。

24、其进一步的技术方案为，在终端单元中，源极金属与终端单元所在的衬底和/或终端多晶硅欧姆接触。

25、上述“第一导电类型”和“第二导电类型”两者中，对于n型sgt器件，第一导电类型指n型，第二导电类型为p型；对于p型sgt器件，第一导电类型与第二导电类型所指的类型与n型器件相反。

26、本实用新型的有益技术效果是：

27、本实用新型提供的低寄生电容的sgt器件利用键合工艺在屏蔽栅单元上方设置了一个空气腔，由于空气的介电常数小于介质层的介电常数，有效降低了栅极至源极之间的有效介电常数，从而降低了器件的栅源寄生电容，使器件的输入电容减小，不仅提升了器件的开关速度，还同时减少了器件的开关损耗。

技术特征：

1.一种低寄生电容的sgt器件，其特征在于，包括第一导电类型的衬底以及制备于衬底中心区的有源区，所述有源区内包括若干并联成一体的元胞；

2.根据权利要求1所述的低寄生电容的sgt器件，其特征在于，还包括制备于衬底上的绝缘介质层；

3.根据权利要求1所述的低寄生电容的sgt器件，其特征在于，所述屏蔽栅单元为上下结构的屏蔽栅单元或左右结构的屏蔽栅单元，当屏蔽栅单元为上下结构时，所述屏蔽栅单元还包括源极多晶硅，其中，

4.根据权利要求1所述的低寄生电容的sgt器件，其特征在于，有源区内还包括制备于衬底内的第一导电类型源区以及第二导电类型基区，其中，

5.根据权利要求1所述的低寄生电容的sgt器件，其特征在于，所述有源区还包括有源区接触孔，且所述源极金属与第一导电类型源区以及第二导电类型基区欧姆接触。

6.根据权利要求2所述的低寄生电容的sgt器件，其特征在于，所述绝缘介质层以及盖板的材料包括二氧化硅。

7.根据权利要求2所述的低寄生电容的sgt器件，其特征在于，所述绝缘介质层以及盖板的厚度之和至少为1.2μm。

8.根据权利要求1-7任一项所述的低寄生电容的sgt器件，其特征在于，还包括终端单元，所述终端单元包括制备于衬底内的终端沟槽、终端沟槽氧化层以及终端多晶硅，其中，

9.根据权利要求8所述的低寄生电容的sgt器件，其特征在于，所述终端沟槽与元胞沟槽的沟槽深度相同。

10.根据权利要求8所述的低寄生电容的sgt器件，其特征在于，在终端单元中，源极金属与终端单元所在的衬底和/或终端多晶硅欧姆接触。

技术总结本技术公开了一种低寄生电容的SGT器件，涉及功率半导体领域，包括第一导电类型的衬底以及制备于衬底中心区的有源区，所述有源区内包括若干并联成一体的元胞；对任一元胞，在所述元胞的截面上，包括位于衬底上方的盖板、位于衬底内的元胞沟槽、制备于元胞沟槽内的屏蔽栅单元以及与元胞沟槽槽口对应的空气腔；通过空气腔使得所述屏蔽栅单元中的栅极多晶硅露出，且利用所述盖板将空气腔封闭，该SGT器件降低了器件的栅源寄生电容，增加了器件的开关速度。技术研发人员：范捷受保护的技术使用者：江苏丽隽功率半导体有限公司技术研发日：20231130技术公布日：2024/7/25