半导体结构的制备方法及半导体结构与流程

本公开涉及半导体，尤其涉及一种半导体结构的制备方法及半导体结构。

背景技术：

1、动态随机存储器(dynamic random access memory，简称：dram)的基本结构通常包括晶体管、电容器、位线和字线。为了提高器件的集成度，需要不断降低器件中各部件的尺寸。随着尺寸的逐渐降低，晶体管的有源区和与其电连接的部件之间的导电性能也逐渐降低，这必然会影响到器件的运行速度甚至是可靠性。

技术实现思路

1、基于此，针对上述背景技术中的问题，为了进一步提高有源区和与其电连接的部件之间的导电性能，有必要提供一种半导体结构的制备方法。

2、为了解决上述问题，根据本公开的一些实施例，提供了一种半导体结构的制备方法，其特征在于，包括如下步骤：

3、提供包括有源区的衬底；

4、在所述衬底上制备电连接于所述有源区的多晶硅；

5、其中，制备所述多晶硅的步骤包括：

6、交替制备硅材料层和诱导材料层，制备的所述硅材料层为n层，n为大于或等于2的整数；

7、对制备的所述硅材料层和所述诱导材料层进行热处理，使所述诱导材料层形成结晶诱导层，并使多层所述硅材料层基于所述结晶诱导层结晶以形成所述多晶硅。

8、在本公开的一些实施例中，在交替制备硅材料层和诱导材料层的步骤中，最先制备的和最后制备的均为所述硅材料层。

9、在本公开的一些实施例中，所述诱导材料层包括与硅在进行热处理时形成金属硅化物的金属。

10、在本公开的一些实施例中，所述诱导材料层包括多个间隔设置的诱导形核部。

11、在本公开的一些实施例中，在所述诱导材料层中，多个所述诱导形核部等间距排布。

12、在本公开的一些实施例中，制备所述诱导材料层的方法为气相沉积法，所述诱导材料层的厚度在2nm以下。

13、在本公开的一些实施例中，各所述硅材料层的厚度为5nm～50nm。

14、在本公开的一些实施例中，在对制备的所述硅材料层和所述诱导材料层进行热处理的步骤中，热处理的温度为350℃～800℃，热处理的时间为0.5h～20h。

15、在本公开的一些实施例中，在制备所述多晶硅的步骤中，热处理在所有的所述硅材料层制备完成之后进行。

16、在本公开的一些实施例中，还包括：在所述衬底上制备露出所述有源区的位线接触孔，至少部分所述多晶硅制备于所述位线接触孔中，在所述位线接触孔中制备所述多晶硅之后，还包括：在位于所述位线接触孔中的所述多晶硅上制备电连接于所述多晶硅的位线。

17、在本公开的一些实施例中，制备所述位线的步骤包括：

18、在位于所述位线接触孔中的所述多晶硅上制备阻挡材料层；

19、在所述阻挡材料层上制备导电材料层；

20、在所述导电材料层上制备绝缘材料层；以及

21、刻蚀所述绝缘材料层、所述导电材料层和所述阻挡材料层，分别形成位线绝缘层、位线导电层和位线阻挡层，所述位线包括所述位线绝缘层、所述位线导电层和所述位线阻挡层。

22、在本公开的一些实施例中，在制备所述位线的步骤之后，还包括：刻蚀位于所述位线接触孔中的所述多晶硅以形成位线接触。

23、在本公开的一些实施例中，制备所述位线接触孔包括：

24、在所述衬底上制备图案化的阻隔结构；以及，

25、基于所述图案化的阻隔结构刻蚀所述衬底，形成所述位线接触孔。

26、在本公开的一些实施例中，制备所述图案化的阻隔结构包括：

27、制备部分所述多晶硅作为导电支撑层，

28、在所述导电支撑层上制备层叠设置的保护层，

29、刻蚀所述保护层和所述导电支撑层，形成包括所述保护层和所述导电支撑层的图案化的阻隔结构。

30、根据本公开的又一些实施例，还提供了一种半导体结构，其包括：衬底、多晶硅、结晶诱导层和位线；

31、所述衬底包括有源区，所述多晶硅包覆所述结晶诱导层，所述结晶诱导层用于诱导所述多晶硅结晶，所述多晶硅设置于所述有源区上，所述位线设置于所述多晶硅上且所述位线电连接于所述多晶硅，所述结晶诱导层包括多个相间隔的结晶诱导部。

32、在本公开的一些实施例中，所述衬底上具有露出所述有源区的位线接触孔，至少部分所述多晶硅位于所述位线接触孔中作为位线接触。

33、在本公开的一些实施例中，沿所述位线延伸的方向上有多个所述位线接触，其中，相邻的两个所述位线接触之间还连接有导电支撑层，部分所述多晶硅作为所述导电支撑层。

34、在本公开的至少一个实施例的半导体结构的制备方法中，在衬底上制备电连接于有源区的多晶硅。制备多晶硅的步骤包括：交替制备硅材料层和诱导材料层，对制备的硅材料层和诱导材料层进行热处理，使诱导材料层形成结晶诱导层，并使多层硅材料层基于结晶诱导层结晶以形成多晶硅。其中，通过交替制备的硅材料层和诱导材料层并进行热处理，能够提高制备的多晶硅的结晶度，有效降低制备的多晶硅的阻值，由此，有源区和通过该多晶硅电连接的其他部件之间的导电性能能够得到有效提升。

35、上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。

技术特征：

1.一种半导体结构的制备方法，其特征在于，包括如下步骤：

2.根据权利要求1所述的半导体结构的制备方法，其特征在于，在交替制备硅材料层和诱导材料层的步骤中，最先制备的和最后制备的均为所述硅材料层。

3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述诱导材料层包括与硅在进行热处理时形成金属硅化物的金属。

4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述诱导材料层包括多个间隔设置的诱导形核部。

5.根据权利要求4所述的半导体结构的制备方法，其特征在于，在所述诱导材料层中，多个所述诱导形核部等间距排布。

6.根据权利要求4所述的半导体结构的制备方法，其特征在于，制备所述诱导材料层的方法为气相沉积法，所述诱导材料层的厚度在2nm以下。

7.根据权利要求1所述的半导体结构的制备方法，其特征在于，各所述硅材料层的厚度为5nm～50nm。

8.根据权利要求1所述的半导体结构的制备方法，其特征在于，在对制备的所述硅材料层和所述诱导材料层进行热处理的步骤中，热处理的温度为350℃～800℃，热处理的时间为0.5h～20h。

9.根据权利要求1所述的半导体结构的制备方法，其特征在于，在制备所述多晶硅的步骤中，热处理在所有的所述硅材料层制备完成之后进行。

10.根据权利要求1～9任一项所述的半导体结构的制备方法，其特征在于，还包括：在所述衬底上制备露出所述有源区的位线接触孔，至少部分所述多晶硅制备于所述位线接触孔中，在所述位线接触孔中制备所述多晶硅之后，还包括：在位于所述位线接触孔中的所述多晶硅上制备电连接于所述多晶硅的位线。

11.根据权利要求10所述的半导体结构的制备方法，其特征在于，制备所述位线的步骤包括：

12.根据权利要求11所述的半导体结构的制备方法，其特征在于，在制备所述位线的步骤之后，还包括：刻蚀位于所述位线接触孔中的所述多晶硅以形成位线接触。

13.根据权利要求10所述的半导体结构的制备方法，其特征在于，制备所述位线接触孔包括：

14.根据权利要求13所述的半导体结构的制备方法，其特征在于，制备所述图案化的阻隔结构包括：

15.一种半导体结构，其特征在于，包括：衬底、多晶硅、结晶诱导层和位线；

16.根据权利要求15所述的半导体结构，其特征在于，所述衬底上具有露出所述有源区的位线接触孔，至少部分所述多晶硅位于所述位线接触孔中作为位线接触。

17.根据权利要求16所述的半导体结构，其特征在于，沿所述位线延伸的方向上有多个所述位线接触，其中，相邻的两个所述位线接触之间还连接有导电支撑层，部分所述多晶硅作为所述导电支撑层。

技术总结本公开提供了一种半导体结构的制备方法及半导体结构。该半导体结构的制备方法包括如下步骤：提供包括有源区的衬底；在衬底上制备电连接于有源区的多晶硅；其中，制备多晶硅的步骤包括：交替制备硅材料层和诱导材料层，制备的硅材料层为n层，n为大于或等于2的整数；对制备的硅材料层和诱导材料层进行热处理，使诱导材料层形成结晶诱导层，并使多层硅材料层基于结晶诱导层结晶以形成多晶硅。通过交替制备的硅材料层和诱导材料层并进行热处理，能够提高制备的多晶硅的结晶度，有效降低制备的多晶硅的阻值，由此，位线和有源区之间的导电性能能够得到有效提升。技术研发人员：王梓杰,康佳,何家庆,韦钧,闫冬受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/7/25