半导体结构及其制备方法、存储器与流程

本公开实施例涉及半导体，尤其涉及一种半导体结构及其制备方法、存储器。

背景技术：

1、为了达到更高的运算速度、更大的存储容量，半导体器件朝向更高的元件密度、更高的集成度方向发展。然而，随着诸如晶体管的半导体器件的特征尺寸不断缩小，晶体管的可靠性降低。

技术实现思路

1、根据本公开实施例的第一方面，提供一种半导体结构，包括：

2、基底；

3、半导体势阱层，位于所述基底上；其中，所述半导体势阱层的带隙小于所述基底的带隙；

4、半导体势垒层，位于所述半导体势阱层上；其中，所述半导体势阱层的带隙小于所述半导体势垒层的带隙；

5、栅极结构，位于所述半导体势垒层上；

6、源极区和漏极区，至少部分位于所述基底和所述半导体势阱层中，分别设置于所述栅极结构的相对两侧。

7、在一些实施例中，所述半导体结构还包括：缓冲层，位于所述基底和所述半导体势阱层之间；其中，所述缓冲层的带隙介于所述半导体势阱层的带隙和所述基底的带隙之间。

8、在一些实施例中，所述基底的材料和所述半导体势垒层的材料包括硅，所述半导体势阱层和所述缓冲层的材料包括硅锗；其中，沿所述缓冲层指向所述半导体势阱层的堆叠方向，所述缓冲层中锗的浓度逐渐增加。

9、在一些实施例中，沿所述缓冲层指向所述半导体势阱层的堆叠方向，所述半导体势阱层中锗的浓度逐渐增加或逐渐减小。

10、在一些实施例中，所述半导体势阱层中锗的浓度范围为20％至40％。

11、在一些实施例中，所述半导体结构还包括：间隔层，覆盖所述栅极结构的侧壁。

12、在一些实施例中，所述间隔层位于所述半导体势垒层上；或者，所述间隔层位于所述半导体势阱层上。

13、在一些实施例中，所述源极区包括：第一子源极区和第二子源极区；其中，所述第一子源极区和所述栅极结构之间的距离小于所述第二子源极区和所述栅极结构之间的距离；所述第一子源极区的掺杂浓度小于所述第二子源极区的掺杂浓度；

14、所述漏极区包括：第一子漏极区和第二子漏极区；其中，所述第一子漏极区和所述栅极结构之间的距离小于所述第二子漏极区和所述栅极结构之间的距离；所述第一子漏极区的掺杂浓度小于所述第二子漏极区的掺杂浓度。

15、在一些实施例中，所述半导体结构还包括：

16、第一晕环注入区，位于所述第一子源极区之下且位于所述第二子源极区靠近所述栅极结构的一侧；

17、第二晕环注入区，位于所述第一子漏极区之下且位于所述第二子漏极区靠近所述栅极结构的一侧。

18、在一些实施例中，所述基底具有凹陷，所述栅极结构设置于所述凹陷内。

19、根据本公开实施例的第二方面，提供一种半导体结构的制备方法，包括：

20、提供基底；

21、在所述基底上形成半导体势阱层；其中，所述半导体势阱层的带隙小于所述基底的带隙；

22、在所述半导体势阱层上形成半导体势垒层；其中，所述半导体势阱层的带隙小于所述半导体势垒层的带隙；

23、在所述半导体势垒层上形成栅极结构；

24、在所述栅极结构的相对两侧分别形成源极区和漏极区；其中，所述源极区和所述漏极区至少部分位于所述基底和所述半导体势阱层中。

25、在一些实施例中，所述制备方法还包括：

26、在所述基底上形成缓冲层；

27、所述在所述基底上形成半导体势阱层，包括：

28、在所述缓冲层上形成所述半导体势阱层；其中，所述缓冲层的带隙介于所述半导体势阱层的带隙和所述基底的带隙之间。

29、在一些实施例中，所述在所述基底上形成缓冲层，包括：

30、对所述基底执行外延生长工艺，形成外延层；

31、对所述外延层执行掺杂处理，形成所述缓冲层；

32、所述在所述缓冲层上形成所述半导体势阱层，包括：

33、对所述缓冲层执行外延生长工艺，形成所述半导体势阱层。

34、在一些实施例中，所述缓冲层相对远离所述基底的表面为非晶态。

35、在一些实施例中，所述制备方法还包括：

36、在所述基底中形成凹陷；其中，所述凹陷的底部位于所述基底内；

37、所述在所述基底上形成半导体势阱层，包括：

38、形成覆盖所述基底、所述凹陷的侧壁和底部的所述半导体势阱层；

39、所述在所述半导体势阱层上形成半导体势垒层，包括：

40、形成覆盖所述半导体势阱层的所述半导体势垒层；

41、所述在所述半导体势垒层上形成栅极结构，包括：

42、在形成有所述半导体势阱层和所述半导体势垒层的所述凹陷中形成所述栅极结构。

43、在一些实施例中，所述制备方法还包括：

44、形成覆盖所述栅极结构侧壁的间隔层。

45、在一些实施例中，所述在所述栅极结构的相对两侧分别形成源极区和漏极区，包括：

46、在形成所述间隔层之前，对位于所述栅极结构的相对两侧的所述半导体势阱层和所述基底执行第一掺杂，以在所述栅极结构的相对两侧分别形成第一子源极区和第一子漏极区；

47、在形成所述间隔层之后，对位于所述间隔层相对远离所述栅极结构一侧的所述第一子源极区和所述第一子漏极区执行第二掺杂，以在所述间隔层相对远离所述栅极结构一侧分别形成第二子源极区和第二子漏极区；其中，所述源极区包括所述第一子源极区和所述第二子源极区，所述漏极区包括所述第一子漏极区和所述第二子漏极区；所述第二掺杂的掺杂浓度大于所述第一掺杂的掺杂浓度。

48、在一些实施例中，在形成所述间隔层之后，所述制备方法还包括：

49、对位于所述第一子源极区之下且位于所述第二子源极区靠近所述栅极结构一侧的基底执行第三掺杂，形成第一晕环注入区；

50、对位于所述第一子漏极区之下且位于所述第二子漏极区靠近所述栅极结构一侧的基底执行所述第三掺杂，形成第二晕环注入区；其中，所述第三掺杂的掺杂类型与所述第二掺杂的掺杂类型不同，所述第三掺杂的掺杂类型与所述第一掺杂的掺杂类型不同。

51、根据本公开实施例的第三方面，提供一种存储器，包括：如本公开实施例第一方面中任一实施例所述的半导体结构。

52、在一些实施例中，所述存储器包括：动态随机存取存储器。

53、本公开实施例中，通过在基底和半导体势垒层之间设置半导体势阱层，由于半导体势阱层的带隙小于基底和半导体势垒层的带隙，可形成二维电子气(two-dimensionalelectron gas，2-deg)沟道区，从而能够将载流子限定在沟道区中，有利于降低沟道区的导通电阻、提高沟道区载流子的迁移率，进而增大导通电流，提升晶体管的性能和可靠性。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：

3.根据权利要求2所述的半导体结构，其特征在于，所述基底的材料和所述半导体势垒层的材料包括硅，所述半导体势阱层和所述缓冲层的材料包括硅锗；其中，沿所述缓冲层指向所述半导体势阱层的堆叠方向，所述缓冲层中锗的浓度逐渐增加。

4.根据权利要求3所述的半导体结构，其特征在于，沿所述缓冲层指向所述半导体势阱层的堆叠方向，所述半导体势阱层中锗的浓度逐渐增加或逐渐减小。

5.根据权利要求3或4所述的半导体结构，其特征在于，所述半导体势阱层中锗的浓度范围为20％至40％。

6.根据权利要求1-4任一项所述的半导体结构，其特征在于，所述半导体结构还包括：

7.根据权利要求6所述的半导体结构，其特征在于，所述间隔层位于所述半导体势垒层上；或者，所述间隔层位于所述半导体势阱层上。

8.根据权利要求1-4任一项所述的半导体结构，其特征在于，

9.根据权利要求8所述的半导体结构，其特征在于，所述半导体结构还包括：

10.根据权利要求1-4任一项所述的半导体结构，其特征在于，所述基底具有凹陷，所述栅极结构设置于所述凹陷内。

11.一种半导体结构的制备方法，其特征在于，包括：

12.根据权利要求11所述的制备方法，其特征在于，所述制备方法还包括：

13.根据权利要求12所述的制备方法，其特征在于，所述在所述基底上形成缓冲层，包括：

14.根据权利要求13所述的制备方法，其特征在于，所述缓冲层相对远离所述基底的表面为非晶态。

15.根据权利要求11所述的制备方法，其特征在于，所述制备方法还包括：

16.根据权利要求11所述的制备方法，其特征在于，所述制备方法还包括：

17.根据权利要求16所述的制备方法，其特征在于，所述在所述栅极结构的相对两侧分别形成源极区和漏极区，包括：

18.根据权利要求17所述的制备方法，其特征在于，在形成所述间隔层之后，所述制备方法还包括：

19.一种存储器，其特征在于，包括：如权利要求1-10任一项所述的半导体结构。

20.根据权利要求19所述的存储器，其特征在于，所述存储器包括：动态随机存取存储器。

技术总结本公开实施例公开了一种半导体结构及其制备方法、存储器。半导体结构包括：基底；半导体势阱层，位于所述基底上；其中，所述半导体势阱层的带隙小于所述基底的带隙；半导体势垒层，位于所述半导体势阱层上；其中，所述半导体势阱层的带隙小于所述半导体势垒层的带隙；栅极结构，位于所述半导体势垒层上；源极区和漏极区，至少部分位于所述基底和所述半导体势阱层中，分别设置于所述栅极结构的相对两侧。技术研发人员：沈宇桐受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/7/25