半导体结构及其形成方法与流程

本公开涉及半导体，具体而言，涉及一种半导体结构及其形成方法。

背景技术：

1、在半导体制程过程中，通常需要对薄膜进行图案化，进而形成半导体器件需要的图形。在此过程中，为了完成图形转移需要在衬底表面形成掩膜层，然而受制程工艺及衬底表面不同区域的图形的稀疏程度的限制，掩膜层的表面易出现高低差异，以其作为掩膜进行蚀刻的过程中易损伤衬底表面部分区域，产品良率较低。

2、需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

1、有鉴于此，本公开提供一种半导体结构及其形成方法，可减少缺陷，提高产品良率。

2、根据本公开的一个方面，提供一种半导体结构的形成方法，包括：

3、提供衬底；

4、在所述衬底的表面依次形成待蚀刻膜层、第一掩膜层和第二掩膜层，所述第二掩膜层包括多个第一图案；

5、沿所述第一图案对所述第一掩膜层进行蚀刻，以在所述待蚀刻膜层上形成多个间隔分布的掩膜结构；

6、在所述掩膜结构的侧壁形成隔离层；

7、在具有所述隔离层的各所述掩膜结构之间形成第三掩膜层；

8、去除所述掩膜结构侧壁的所述隔离层，以形成暴露出所述待蚀刻膜层的第二图案；

9、以所述第三掩膜层和所述第一掩膜层为掩膜，将所述第二图案转移至所述待蚀刻膜层中，以形成目标图案；其中，所述待蚀刻膜层相对于所述第一掩膜层具有第一蚀刻选择比，所述待蚀刻膜层相对于所述第三掩膜层具有第二蚀刻选择比，所述第一蚀刻选择比不小于所述第二蚀刻选择比。

10、在本公开的一种示例性实施例中，所述第二掩膜层包括依次堆叠分布于所述第一掩膜层的表面的第一子膜层、第二子膜层及第三子膜层，各所述第一图案均位于所述第三子膜层内；

11、沿所述第一图案对所述第一掩膜层进行蚀刻，以在所述待蚀刻膜层上形成多个间隔分布的掩膜结构，包括：

12、以具有所述第一图案的所述第三子膜层为掩膜对所述第二子膜层、所述第一子膜层以及所述第一掩膜层进行蚀刻，以形成多个所述掩膜结构。

13、在本公开的一种示例性实施例中，形成所述隔离层包括：

14、在所述待蚀刻膜层和所述掩膜结构共同构成的结构的表面形成隔离材料层；

15、在形成所述第三掩膜层之后，对所述隔离材料层进行回蚀刻，以去除位于所述掩膜结构顶部的所述隔离材料层，并将剩余的所述隔离材料层作为所述隔离层。

16、在本公开的一种示例性实施例中，在形成所述隔离层之后，所述形成方法还包括：

17、去除所述第一子膜层和所述第二子膜层。

18、在本公开的一种示例性实施例中，所述第一掩膜层的材料为氧化钛，所述第一子膜层的材料为非晶硅，所述第二子膜层的材料为氮氧化硅。

19、在本公开的一种示例性实施例中，所述第三掩膜层的材料与所述第一掩膜层的材料相同。

20、在本公开的一种示例性实施例中，所述隔离层的材料为氧化硅、光刻胶、旋涂有机碳或旋涂硅玻璃中至少一种，所述第三掩膜层和所述第一掩膜层的材料均为氧化锆。

21、在本公开的一种示例性实施例中，所述第一掩膜层的厚度为20nm～40nm；所述第三掩膜层的厚度为15nm～30nm。

22、在本公开的一种示例性实施例中，形成所述第三掩膜层，包括：

23、在所述隔离材料层的表面形成掩膜材料层；

24、对所述掩膜材料层进行回蚀刻，以至少去除位于所述掩膜结构的顶部的所述掩膜材料层。

25、在本公开的一种示例性实施例中，对所述掩膜材料层进行回蚀刻，以至少去除位于所述掩膜结构的顶部的所述掩膜材料层，包括：

26、对所述掩膜材料层进行干法蚀刻。

27、在本公开的一种示例性实施例中，所述干法蚀刻的蚀刻气体包括四氟化碳、氯气与氯化硼的混合气体或氧气与氮气的混合气体。

28、在本公开的一种示例性实施例中，在所述衬底的表面依次形成待蚀刻膜层、第一掩膜层和第二掩膜层，所述第二掩膜层包括多个第一图案，包括：

29、在所述衬底的表面依次形成待蚀刻膜层、第一掩膜层、第一子膜层、第二子膜层以及第四掩膜层；

30、在所述第四掩膜层的表面形成光阻层；

31、对所述光阻层进行曝光并显影，以形成显影区；

32、在所述显影区对所述第四掩膜层进行蚀刻，以形成多个间隔分布的支撑结构；

33、在所述支撑结构的侧壁形成第三子膜层；

34、去除所述支撑结构，以形成所述第一图案。

35、在本公开的一种示例性实施例中，在所述支撑结构的侧壁形成第三子膜层，包括：

36、形成覆盖所述支撑结构的表面阻隔材料层；

37、对所述阻隔材料层进行回蚀刻，以去除位于所述支撑结构的顶部的所述阻隔材料层。

38、在本公开的一种示例性实施例中，所述衬底包括第一图案区和第二图案区，所述第一图案区的目标图案的分布密度大于所述第二图案区的目标图案的分布密度。

39、根据本公开的一个方面，提供一种半导体结构，所述半导体结构由上述任意一项所述的半导体结构的形成方法形成。

40、本公开的半导体结构及其形成方法，由于待蚀刻膜层表面不存在高低不平的图案，使得在其表面形成的第一掩膜层的各区域不会出现高低差异，后续以其作为掩膜对待蚀刻膜层进行蚀刻的过程中，第一掩膜层的各区域会同步向下蚀刻，不会出现部分区域被完全刻透进而损伤其下方的待蚀刻膜层的现象，有助于减少缺陷，提高产品良率；同时，由于不同的掩膜结构之间的区域不存在高低差异，使得在其表面形成的第三掩膜层的不同区域不会出现高低差异，后续以其作为掩膜对待蚀刻膜层进行蚀刻的过程中，第三掩膜层的各区域会同步向下蚀刻，不会出现部分区域被完全刻透进而损伤其下方的待蚀刻膜层的现象，有助于减少缺陷，进一步提高产品良率；且在蚀刻待蚀刻膜层的过程中，可通过控制第一掩膜层和第三掩膜层的材料使得待蚀刻膜层相对于第一掩膜层的第一蚀刻选择比不小于待蚀刻膜层相对于第三掩膜层的第二蚀刻选择比，并通过具体材料的设定使第一掩膜层和第三掩膜层均与待蚀刻膜层以及隔离层具有较高的蚀刻选择比，保证后续蚀刻待蚀刻膜层的过程中，第一掩膜层和第三掩膜层始终覆盖在待蚀刻膜层中不需要被蚀刻的区域的表面，可减小待蚀刻膜层表面不需要被蚀刻的区域被损伤的概率，减少缺陷，提高产品良率。同时，通过在掩膜结构的侧壁形成隔离层，在具有隔离层的掩膜结构之间形成第三掩膜层，再去除隔离层，进而形成暴露出待蚀刻膜层的表面的第二图案，在此过程中，相邻的两个掩膜结构之间可形成两个第二图案，可增大第二图案的分布密度；同时，在以第二图案为掩膜图案对待蚀刻膜层进行蚀刻进而形成目标图案的过程中，由于预先增大了第二图案的分布密度，使得以第二图案为掩膜形成的目标图案的分布密度也相应增加，有助于提高产品集成度。

41、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。