半导体器件及其形成方法与流程

本申请的实施例涉及半导体器件及其形成方法。

背景技术：

1、电子工业已经经历了对更小和更快的电子器件的不断增长的需求，这些电子器件能够同时支持更多越来越复杂和精密的功能。因此，在半导体工业中存在制造低成本、高性能和低功率集成电路(ic)的持续趋势。到目前为止，这些目标在很大程度上是通过按比例缩小半导体ic尺寸(例如，最小部件尺寸)并且从而提高生产效率和降低相关成本来实现的。然而，这种缩放也引起了半导体制造工艺的增大的复杂性。因此，实现半导体ic和器件中的持续进步需要半导体制造工艺和技术中的类似进步。

2、仅作为一个示例，形成至源极、漏极和/或主体区域的可靠接触件需要可靠和低电阻的接触插塞和接触通孔。对于至少一些常规工艺，这种接触件和通孔结构的电阻仍然是器件性能和可靠性问题，尤其是在ic尺寸持续缩放的情况下。在一些情况下，未优化工艺可能导致接触插塞和/或接触通孔由于组成材料的非均匀膜相而遭受增大的电阻。另外，在一些示例中，这种未优化工艺也可能导致通孔之间的变化和各种其他缺陷。

3、因此，现有技术并没有证明在所有方面都完全令人满意。

技术实现思路

1、根据本申请的一个实施例，提供了一种形成半导体器件的方法，包括：在介电层中形成开口以暴露源极/漏极区域；在开口中和源极/漏极区域上方沉积第一金属层；执行退火工艺以调节第一金属层的晶粒尺寸；以及在退火的第一金属层上方沉积第二金属层，其中，第二金属层具有基本均匀的相。

2、根据本申请的另一个实施例，提供了一种形成半导体器件的方法，包括：形成与第一源极/漏极区域接触的第一接触插塞和与第二源极/漏极区域接触的第二接触插塞；使第一接触插塞和第二接触插塞退火，以增大用于形成第一接触插塞和第二接触插塞中的每个的第一金属层的晶粒尺寸；在使第一接触插塞和第二接触插塞退火之后，在第一接触插塞上方形成第一通孔，并且在第二接触插塞上方形成第二通孔；其中，用于形成第一通孔和第二通孔中的每个的第二金属层的相包括α相。

3、根据本申请的又一个实施例，提供了一种半导体器件，包括：源极/漏极区域；接触插塞，形成在源极/漏极区域上方，其中，接触插塞包括钴层，并且其中，钴层的大部分具有六方紧密堆积晶体结构；以及通孔，形成在接触插塞上方，其中，通孔包括具有基本均匀的相的钨层，基本均匀的相包括α相。

4、本申请的实施例涉及接触件形成方法和相关的结构。

技术特征：

1.一种形成半导体器件的方法，包括：

2.根据权利要求1所述的方法，其中，所述第一金属层限定接触插塞，并且其中，所述第二金属层限定通孔。

3.根据权利要求1所述的方法，其中，所述第一金属层包括钴，并且其中，所述第二金属层包括钨。

4.根据权利要求1所述的方法，其中，在执行所述退火工艺之前，所述第一金属层的所述晶粒尺寸小于约30nm。

5.根据权利要求1所述的方法，其中，所述退火的第一金属层具有在约30nm2至90nm2之间的范围内的晶粒尺寸。

6.根据权利要求1所述的方法，其中，所述第二金属层包括α-钨。

7.根据权利要求1所述的方法，其中，所述退火工艺在约250摄氏度至400摄氏度之间的温度下、在30％至70％的h2环境中、在约10托至30托之间的压力下执行并且持续约5分钟至10分钟之间。

8.根据权利要求1所述的方法，其中，所述退火工艺将所述第一金属层的所述晶粒尺寸调节大于1倍并且小于或等于3倍。

9.一种形成半导体器件的方法，包括：

10.一种半导体器件，包括：

技术总结用于形成半导体器件的方法和结构包括在介电层中形成开口以暴露源极/漏极区域。在一些实施例中，该方法还包括在开口中和源极/漏极区域上方沉积第一金属层。此后，在一些示例中，该方法还包括执行退火工艺以调节第一金属层的晶粒尺寸。在各个实施例中，该方法还包括在退火的第一金属层上方沉积第二金属层。在一些实施例中，第二金属层具有基本均匀的相。根据本申请的实施例，提供了半导体器件及其形成方法。技术研发人员：洪奇成,吴佩雯,张珮珊受保护的技术使用者：台湾积体电路制造股份有限公司技术研发日：技术公布日：2024/7/25