半导体结构及存储器的制作方法

本公开涉及但不限于一种半导体结构及存储器。

背景技术：

1、在芯片中，用于逻辑处理的晶体管需要被提供电源，以正常运行。相关技术中，为了传输电源，需要进行跳线，这样，占用了更多的线道，造成了线道浪费和重复布线(doublerouting)，同时，会对版图中的其他走线和电源分布产生影响，且会浪费一部分版图面积。

技术实现思路

1、有鉴于此，本公开实施例提供了一种半导体结构及存储器，能够节省线道，提高传输性能，同时，使版图更加紧凑，降低了制造成本，提高了鲁棒性。

2、本公开实施例的技术方案是这样实现的：

3、本公开实施例提供了一种半导体结构，所述半导体结构包括：多个电源区和多个逻辑处理区；每个所述电源区和每个所述逻辑处理区均沿第一方向延伸；多个所述电源区和多个所述逻辑处理区沿第二方向交替设置；其中，所述第一方向垂直于所述第二方向；每个所述逻辑处理区，分别耦接与其相邻的所述电源区，且从与其相邻的所述电源区获取电源。

4、上述方案中，每个所述电源区和每个所述逻辑处理区，通过位于第一导线层的导线连接；所述第一导线层通过接触孔与有源区直接连接。

5、上述方案中，多个所述电源区包括：第一电源区和第二电源区；所述第一电源区，接收第一主电源，且输出第一本地电源或输出所述第一主电源到所述逻辑处理区；所述第二电源区，接收第二主电源，且输出第二本地电源或输出所述第二主电源到所述逻辑处理区；每一所述逻辑处理区至少接收所述第一主电源或所述第二主电源；其中，所述第一主电源相对所述第二主电源为高电平，所述第一本地电源相对所述第二本地电源为高电平。

6、上述方案中，每个所述逻辑处理区包括：多个第一逻辑件和多个第二逻辑件；所述第一逻辑件和所述第二逻辑件，位于每个所述逻辑处理区沿所述第二方向相对的两侧；其中，所述第一逻辑件，从所述第一电源区接收所述第一本地电源或所述第一主电源；所述第二逻辑件，从所述第二电源区接收所述第二本地电源或所述第二主电源。

7、上述方案中，所述第一电源区沿所述第二方向相对的两侧，均设置有所述第一逻辑件；所述第二电源区沿所述第二方向相对的两侧，均设置有所述第二逻辑件。

8、上述方案中，每个所述第一逻辑件包括：多个第一逻辑管；多个所述第一逻辑管沿所述第一方向依次排布；其中，每个所述第一逻辑管的栅极沿所述第二方向延伸，相邻所述第一逻辑管共源或共漏；每个所述第二逻辑件包括：多个第二逻辑管；多个所述第二逻辑管沿所述第一方向依次排布；其中，每个所述第二逻辑管的栅极沿所述第二方向延伸，相邻所述第二逻辑管共源或共漏。

9、上述方案中，所述第一逻辑管为nmos管；所述第二逻辑管为pmos管；所述第一逻辑管沿所述第二方向的长度，小于所述第二逻辑管沿所述第二方向的长度。

10、上述方案中，每个所述电源区包括多个电源件；每个所述电源件包括多个开关管；每个所述电源区中，多个所述电源件沿所述第一方向依次排布。

11、上述方案中，每个所述开关管的栅极沿所述第二方向延伸；每个所述电源件中，多个所述开关管沿所述第一方向依次排布。

12、上述方案中，每个所述开关管的栅极沿所述第一方向延伸；每个所述开关管的源极和漏极，分别位于其栅极沿所述第二方向的相对两侧；每个所述电源件中，多个所述开关管沿所述第二方向依次排布。

13、上述方案中，在每个所述开关管的栅极沿所述第一方向延伸的情况下，栅极的延伸长度大于有源区的延伸长度。

14、上述方案中，每个所述电源区包含一个电源件；每个所述逻辑处理区包括多个逻辑件；所述电源件为相邻两侧的每一所述逻辑件提供电源。

15、上述方案中，所述半导体结构还包括：多个导电件；多个所述导电件，位于多个所述电源区和多个所述逻辑处理区沿所述第一方向的相对两侧；多个所述导电件用于设置衬底电压。

16、本公开实施例还提供了一种存储器，所述存储器包括上述方案中所述的半导体结构。

17、由此可见，本公开实施例提供了一种半导体结构及存储器。其中，半导体结构包括：多个电源区和多个逻辑处理区。每个电源区和每个逻辑处理区均沿第一方向延伸；多个电源区和多个逻辑处理区沿第二方向交替设置；其中，第一方向垂直于第二方向。每个逻辑处理区，分别耦接与其相邻的电源区，且从与其相邻的电源区获取电源。一方面，由于每个电源区和每个逻辑处理区均沿第一方向延伸，沿第二方向y的宽度较窄；因此，每个逻辑处理区中的电元件，不需要跳线，即可从相邻的电源区获取电源；这样，节省了线道，也避免了各个走线和电源的相互干扰。另一方面，每个逻辑处理区中的电元件，可以从相邻的电源区来获取电源；这样，传输电源的走线的长度更短，减少了传输损耗，提高了传输性能；同时，传输电源的走线长度更短，可以使版图更加紧凑，提高了阵列效率(array efficiency)，降低了制造成本。再一方面，每个电源区仅为相邻的逻辑处理区中的电元件提供电源，有利于对电源区集中制备，增强了鲁棒性。

技术特征：

1.一种半导体结构，其特征在于，所述半导体结构包括：多个电源区和多个逻辑处理区；

2.根据权利要求1所述的半导体结构，其特征在于，

3.根据权利要求1所述的半导体结构，其特征在于，多个所述电源区包括：第一电源区和第二电源区；

4.根据权利要求3所述的半导体结构，其特征在于，每个所述逻辑处理区包括：多个第一逻辑件和多个第二逻辑件；

5.根据权利要求4所述的半导体结构，其特征在于，

6.根据权利要求4所述的半导体结构，其特征在于，

7.根据权利要求6所述的半导体结构，其特征在于，

8.根据权利要求1所述的半导体结构，其特征在于，每个所述电源区包括多个电源件；每个所述电源件包括多个开关管；

9.根据权利要求8所述的半导体结构，其特征在于，

10.根据权利要求8所述的半导体结构，其特征在于，

11.根据权利要求10所述的半导体结构，其特征在于，

12.根据权利要求1所述的半导体结构，其特征在于，每个所述电源区包含一个电源件；每个所述逻辑处理区包括多个逻辑件；所述电源件为相邻两侧的每一所述逻辑件提供电源。

13.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：多个导电件；

14.一种存储器，其特征在于，所述存储器包括如权利要求1至13任一项所述的半导体结构。

技术总结本公开实施例公开了一种一种半导体结构及存储器。其中，半导体结构包括：多个电源区和多个逻辑处理区。每个电源区和每个逻辑处理区均沿第一方向延伸；多个电源区和多个逻辑处理区沿第二方向交替设置；其中，第一方向垂直于第二方向。每个逻辑处理区，分别耦接与其相邻的电源区，且从与其相邻的电源区获取电源。本公开实施例能够节省线道，提高传输性能，同时，使版图更加紧凑，降低了制造成本，提高了鲁棒性。技术研发人员：单雪受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/7/25