半导体装置组合件及积体扇出型封装的制作方法

本技术的实施例涉及半导体装置组合件及积体扇出型封装。

背景技术：

1、以下说明是有关于半导体领域，且具体而言，是有关于一种用于半导体装置的积体扇出型(integrated fan-out，info)平台及/或相关的制造方法及/或工艺。

技术实现思路

1、本实用新型实施例提供一种半导体装置组合件，包括第一管芯，具有第一侧、位于所述第一侧上的第一区域及位于所述第一侧上的第二区域；第二管芯，具有第二侧、位于所述第二侧上的第三区域及位于所述第二侧上的第四区域；多个第一导电通孔，在所述第一区域中电性接触所述第一管芯的所述第一侧并远离所述第一管芯的所述第一侧延伸，所述多个第一导电通孔中的每一者具有第一大小；多个第二导电通孔，在所述第二区域中电性接触所述第一管芯的所述第一侧并远离所述第一管芯的所述第一侧延伸，所述多个第二导电通孔中的每一者具有第二大小，所述第二大小大于所述第一大小；多个第三导电通孔，在所述第三区域中电性接触所述第二管芯的所述第二侧并远离所述第二管芯的所述第二侧延伸，所述多个第三导电通孔中的每一者具有第三大小；多个第四导电通孔，在所述第四区域中电性接触所述第二管芯的所述第二侧并远离所述第二管芯的所述第二侧延伸，所述多个第四导电通孔中的每一者具有第四大小，所述第四大小大于所述第三大小；以及硅内连管芯，分别设置于所述第一管芯的所述第一侧及所述第二管芯的所述第二侧上，其中所述硅内连管芯与所述第一管芯的所述第一侧上的所述第一区域及所述第二区域以及所述第二管芯的所述第二侧上的所述第三区域及所述第四区域交叠，并且所述硅内连管芯被电性连接，使得通过所述多个第一导电通孔、所述多个第二导电通孔、所述多个第三导电通孔及所述多个第四导电通孔中的至少一者或多者在所述第一管芯与所述第二管芯之间可选择性地交换电性信号。

2、本实用新型实施例提供一种用于半导体的积体扇出型(info)封装，包括被定位成彼此靠近的第一管芯与第二管芯，其中相对于所述第一管芯界定第一区段及第二区段，且相对于所述第二管芯界定第三区段及第四区段；形成于所述第一区段中的多个第一导电通孔，所述多个第一导电通孔中的每一者具有第一大小；形成于所述第二区段中的多个第二导电通孔，所述多个第二导电通孔中的每一者具有不同于所述第一大小的第二大小；形成于所述第三区段中的多个第三导电通孔，所述多个第三导电通孔中的每一者具有第三大小；形成于所述第四区段中的多个第四导电通孔，所述多个第四导电通孔中的每一者具有不同于所述第三大小的第四大小；以及局部硅内连(lsi)管芯，将所述第一管芯与所述第二管芯彼此电性连接，使得通过所述多个第一导电通孔、所述多个第二导电通孔、所述多个第三导电通孔及所述多个第四导电通孔中的至少一者或多者在所述第一管芯与所述第二管芯之间可选择性地交换电性信号，所述局部硅内连管芯与所述第一区段、所述第二区段、所述第三区段及所述第四区段交叠。

技术特征：

1.一种半导体装置组合件，其特征在于，包括：

2.根据权利要求1所述的半导体装置组合件，其特征在于，还包括：

3.根据权利要求1所述的半导体装置组合件，其特征在于：

4.根据权利要求1所述的半导体装置组合件，其特征在于，所述第一管芯及所述第二管芯中的至少一者包括系统芯片管芯。

5.根据权利要求1所述的半导体装置组合件，其特征在于，还包括：

6.一种用于半导体的积体扇出型封装，其特征在于，包括：

7.根据权利要求6所述的积体扇出型封装，其特征在于，还包括：

8.根据权利要求6所述的积体扇出型封装，其特征在于：

9.根据权利要求6所述的积体扇出型封装，其特征在于，所述第一管芯及所述第二管芯中的至少一者包括系统芯片管芯。

10.根据权利要求6所述的积体扇出型封装，其特征在于，还包括：

技术总结一种半导体装置组合件及积体扇出型封装，半导体装置组合件包括第一管芯，具第一侧、第一侧上的第一及第二区域；第二管芯，具第二侧、第二侧上的第三及第四区域；第一导电通孔，第一区域中电接触第一侧并远离第一侧延伸，具第一大小；第二导电通孔，第二区域中电接触第一侧并远离第一侧延伸，具大于第一大小的第二大小；第三导电通孔，第三区域中电接触第二侧并远离第二侧延伸，具第三大小；第四导电通孔，第四区域中电接触第二侧并远离第二侧延伸，具大于第三大小的第四大小；硅内连管芯，与第一、第二、第三及第四区域交叠，且被电连接，使得由第一、第二、第三及第四导电通孔中的至少一者在第一与第二管芯间可选择性地交换电信号。技术研发人员：黄立贤,郑学隆,庄曜群,卢胤龙受保护的技术使用者：台湾积体电路制造股份有限公司技术研发日：20230821技术公布日：2024/7/25