具备沟槽体二极管的碳化硅MOSFET的制作方法

本技术涉及半导体，尤其涉及具备沟槽体二极管。

背景技术：

1、碳化硅作为第三代半导体材料，其临界击穿场强是si材料的10倍，禁带宽度和热导率是si材料的3倍，本征载流子的浓度也只有si材料的十分之一。其中，宽禁带特性能够实现更低的漏电流以及高温工作能力；而高临界击穿电场强度可以将阻断电压的漂移区厚度减小10倍，从而使得高压等级器件的开通电阻大幅度降低；而高热导率可允许器件中有更高功率的耗散，并降低对冷却设备的要求。这些显著的优势使得碳化硅成为制作高功率、高频、耐高温、抗辐射器件的理想材料。

2、具备沟槽体二极管的碳化硅mosfet是一种应用于大功率领域的开关型器件，主要应用在650v到1700v电压档。碳化硅mosfet相比于硅基igbt，器件存在寄生体二极管，可以不用额外并联二极管来实现保护，但这种寄生体二极管在带来优点的同时同样具有明显缺点。由于碳化硅mosfet中具有例如基底面位错（bpd）等晶格缺陷，因此碳化硅mosfet的寄生体二极管在导通过程中，会将p区的空穴转移到n型碳化硅漂移层中，当电子和空穴在漂移层的晶体缺陷处发生复合，所带来的能量可能使晶体缺陷进一步扩大，从而发生双极退化现象，出现较大的缺陷区。而较大的缺陷区域可能会降低器件性能，例如增加导通电阻并增加漏电流。

技术实现思路

1、本实用新型设计了具备沟槽体二极管的碳化硅mosfet，提高了器件体二极管的通流能力，且减小了器件发生双极退化风险的具备沟槽体二极管的碳化硅mosfet及其制备方法。

2、本实用新型的技术方案是：具备沟槽体二极管的碳化硅mosfet，包括从下而上依次设置的碳化硅衬底和碳化硅漂移层；

3、所述碳化硅漂移层的顶面设有若干间隔向下延伸的pw区；

4、所述pw区的顶面设有向下延伸的np区和pp区一；

5、相邻所述pw区之间设有源级处沟槽，所述源级处沟槽的槽底设有向下延伸的pp区二；所述源级处沟槽的深度大于pw区结深；

6、所述碳化硅漂移层顶面的端部和中部分别设有从下而上依次设置的栅氧层、poly层和隔离层；所述隔离层从侧部向下延伸与np区连接；

7、所述碳化硅漂移层的顶面设有与pp区一和np区连接的源级欧姆接触金属；

8、相邻所述隔离层之间设有沉积在源级欧姆接触金属顶面，并经过源级处沟槽的源级肖特基接触金属；

9、所述隔离层的上方设有正面源极金属。

10、本实用新型通过在碳化硅mosfet中形成沟槽体二极管，使得体二极管导通从n型漂移层开始，提高了体二极管的导通能力，并且有效避免了由于电子和空穴的复合现象而导致的晶格缺陷蔓延，从而减小双极退化现象引起的器件性能退化。由于此结构易引起具备沟槽体二极管的碳化硅mosfet源漏极之间漏电流增大，因此同时通过在沟槽体二极管下注入形成高掺杂p区，使此高掺杂p区、pw区与n型漂移层形成电场屏蔽区，避免漏电流增加，保证器件耐压性能。

技术特征：

1.具备沟槽体二极管的碳化硅mosfet，其特征在于，包括从下而上依次设置的碳化硅衬底（1）和碳化硅漂移层（2）；

2.根据权利要求1所述的具备沟槽体二极管的碳化硅mosfet，其特征在于，所述碳化硅衬底（1）和碳化硅漂移层（2）导电类型均为n型。

3.根据权利要求1所述的具备沟槽体二极管的碳化硅mosfet，其特征在于，所述pp区一（6a）和pp区二（6b）掺杂杂质与浓度相同。

4.根据权利要求1所述的具备沟槽体二极管的碳化硅mosfet，其特征在于，所述源级处沟槽（5）的深度大于pw区(3)结深的0.2-0.3um。

技术总结具备沟槽体二极管的碳化硅MOSFET。涉及半导体技术领域。包括从下而上依次设置的碳化硅衬底和碳化硅漂移层；所述碳化硅漂移层的顶面设有若干间隔向下延伸的PW区；所述PW区的顶面设有向下延伸的NP区和PP区一；相邻所述PW区之间设有源级处沟槽，所述源级处沟槽的槽底设有向下延伸的PP区二；所述源级处沟槽的深度大于PW区结深；本技术通过在碳化硅MOSFET中形成沟槽体二极管，使得体二极管导通从N型漂移层开始，提高了体二极管的导通能力，并且有效避免了由于电子和空穴的复合现象而导致的晶格缺陷蔓延，从而减小双极退化现象引起的器件性能退化。技术研发人员：王正,杨程,万胜堂,王坤,陈鸿骏,赵耀,王毅受保护的技术使用者：扬州扬杰电子科技股份有限公司技术研发日：20231027技术公布日：2024/7/25