一种存储器多值写入电路以及存储器

本公开涉及存储器，尤其涉及一种存储器多值写入电路以及存储器。

背景技术：

1、在现代信息时代，数据处理和存储需求不断增加，而传统的二值存储电路已经无法满足日益增长的数据容量和处理速度的需求。传统的存储器电路只能表示二值状态，即0和1，然而，在诸如人工智能、大数据分析和模式识别等领域中，需要处理和存储更多的离散数值，以实现更精确和复杂的计算和分析任务，因此，发展能够支持多值存储的电路技术成为当务之急。多值存储器电路通过引入额外的离散数值状态，允许存储和表示更多的信息，极大地提高存储器的容量和数据处理的效率，推动计算和通信系统的发展。

2、然而，当前的存储器多值写电路仍然存在一些问题和挑战，其中一个主要问题是如何在较宽动态范围内进行高线性度的多值写入操作，多值写入要求同时写入多态数值，而且需要确保数据的准确性和可靠性。传统的多值电流写电路主要包括基准源、nmos多路电流镜和写驱动电路，基准源根据不同的参考电流vref和基准源电阻产生不同大小的基准电流，作为最小权重电流，并且将电流镜像到电流镜的电流参考支路。nmos多路电流镜作为加权控制电路，通过不同的控制信号将最小权重电流放大到所需的写入电流，然后产生相应的栅极钳位电压vclp。写驱动电路根据钳位电压的大小，将写电流复制到写驱动电路中，最后将写电流提供给存储单元。

3、由于电流镜本身固有的失配问题，使得电流在复制过程中存在复制偏差，当nmos写电流支路全部导通，并增大参考电流时，镜像端的pmos更容易进入非线性区，使得镜像电流与参考电流的差会随着参考电流的增大而增大。传统的基于nmos电流镜的多值写电路将写电流复制到写驱动电路时会产生很大的偏差，写数据误差大。

技术实现思路

1、本公开实施例的目的在于提供一种存储器多值写入电路以及存储器，用以解决现有技术中写数据误差大的问题。

2、本公开的实施例采用如下技术方案：一种存储器多值写入电路，包括：动态电压钳位电路、电流镜电路、权重调整电路以及第一选通开关；其中，所述动态电压钳位电路基于输入的参考电流生成基准电流，所述电流镜电路将所述基准电流复制至所述权重调整电路，所述权重调整电路基于权重调整信号的控制形成写入电流，所述写入电流在所述第一选通开关的控制下写入至存储单元中，所述写入电流与所述基准电流之间具有线性倍数关系。

3、在一些实施例中，所述动态电压钳位电路至少包括运算放大器、第一晶体管、基准源电阻、基准电流控制开关，其中，所述运算放大器的第一输入端输入参考电流，所述运算放大器的输出端与所述第一晶体管的栅极连接，所述运算放大器的第二输入端与所述第一晶体管的第二极和所述基准源电阻的第一端连接，所述第一晶体管的第一极与工作电压连接，所述基准源电阻的第二端与所述基准电流控制开关的第二极连接，所述基准电流控制开关的第一极接地，所述基准电流控制开关的栅极与基准电流驱动信号连接；在所述基准电流控制开关处于导通状态下，所述基准电流为流经所述基准源电阻的电流。

4、在一些实施例中，所述运算放大器还包括第三输入端，所述第三输入端接入使能信号。

5、在一些实施例中，所述电流镜电路至少包括：第二晶体管、第三晶体管、第四晶体管以及第五晶体管，其中，所述第二晶体管的栅极与所述运算放大器的输出端连接，所述第二晶体管和所述第五晶体管的第一极与所述工作电压连接，所述第二晶体管的第二极与所述第三晶体管的第二极、所述第三晶体管的栅极以及所述第四晶体管的栅极连接，所述第三晶体管的第一极和所述第四晶体管的第一极接地，所述第四晶体管的第二极与所述第五晶体管的第二极和所述第五晶体管的栅极连接。

6、在一些实施例中，所述电流镜电路中还包括第二选通开关，所述第二选通开关的第一极与所述第四晶体管的第二极连接，所述第二选通开关的第二极与所述第五晶体管的第二极连接，所述第二选通开关的栅极与所述第一选通开关的栅极基于同一个选通信号驱动。

7、在一些实施例中，所述权重调整电路至少包括并联的四个权重支路，每个所述权重支路均包括权重晶体管和选通晶体管，每个所述权重晶体管的栅极均与所述第五晶体管的栅极连接，每个所述权重晶体管的第一极均与所述工作电压连接，每个所述权重晶体管的第二极均与所述权重晶体管位于同一个权重支路的选通晶体管的第一极连接，每个所述选通晶体管的第二极均连接所述第一选通开关的第二极，每个所述选通晶体管的栅极均与相应的选通控制信号连接，所述第一选通开关的第一极连接所述存储单元。

8、在一些实施例中，所有所述权重支路中第一个权重支路输出的电流与所述基准电流相同，第二个权重支路输出的电流为所述基准电流的两倍，第三个权重支路输出的电流为所述基准电流的四倍，第四个权重支路输出的电流为所述基准电流的八倍。

9、在一些实施例中，所述第一晶体管、所述第二晶体管、所述第五晶体管、所有所述权重晶体管以及所有所述选通晶体管均为p型晶体管；所述基准电流控制开关、所述第三晶体管、所述第四晶体管、所述第一选通开关和所述第二选通开关均为n型晶体管。本公开实施例还提供了一种存储器，至少包括：如上述的存储器多值写入电路；存储单元。

10、本公开实施例的有益效果在于：通过优化电路结构，本公开实施例将动态电压钳位电路生成的基准电流首先进行基于电流镜电路的镜像复制，然后基于权重调整电路实现不同大小的写入电流的形成，使写入电流与基准电流之间具有线性倍数关系，实现在所有编码范围内都具有线性增加的写入电流，动态范围大且电流复制精度高，使写数据的准确性和可靠性得到有效提升。

技术特征：

1.一种存储器多值写入电路，其特征在于，包括：

2.根据权利要求1所述的存储器多值写入电路，其特征在于，所述动态电压钳位电路至少包括运算放大器、第一晶体管、基准源电阻、基准电流控制开关，其中，所述运算放大器的第一输入端输入参考电流，所述运算放大器的输出端与所述第一晶体管的栅极连接，所述运算放大器的第二输入端与所述第一晶体管的第二极和所述基准源电阻的第一端连接，所述第一晶体管的第一极与工作电压连接，所述基准源电阻的第二端与所述基准电流控制开关的第二极连接，所述基准电流控制开关的第一极接地，所述基准电流控制开关的栅极与基准电流驱动信号连接；在所述基准电流控制开关处于导通状态下，所述基准电流为流经所述基准源电阻的电流。

3.根据权利要求2所述的存储器多值写入电路，其特征在于，所述运算放大器还包括第三输入端，所述第三输入端接入使能信号。

4.根据权利要求2所述的存储器多值写入电路，其特征在于，所述电流镜电路至少包括：

5.根据权利要求4所述的存储器多值写入电路，其特征在于，所述电流镜电路中还包括第二选通开关，所述第二选通开关的第一极与所述第四晶体管的第二极连接，所述第二选通开关的第二极与所述第五晶体管的第二极连接，所述第二选通开关的栅极与所述第一选通开关的栅极基于同一个选通信号驱动。

6.根据权利要求5所述的存储器多值写入电路，其特征在于，所述权重调整电路至少包括并联的四个权重支路，每个所述权重支路均包括权重晶体管和选通晶体管，每个所述权重晶体管的栅极均与所述第五晶体管的栅极连接，每个所述权重晶体管的第一极均与所述工作电压连接，每个所述权重晶体管的第二极均与所述权重晶体管位于同一个权重支路的选通晶体管的第一极连接，每个所述选通晶体管的第二极均连接所述第一选通开关的第二极，每个所述选通晶体管的栅极均与相应的选通控制信号连接，所述第一选通开关的第一极连接所述存储单元。

7.根据权利要求6所述的存储器多值写入电路，其特征在于，所有所述权重支路中第一个权重支路输出的电流与所述基准电流相同，第二个权重支路输出的电流为所述基准电流的两倍，第三个权重支路输出的电流为所述基准电流的四倍，第四个权重支路输出的电流为所述基准电流的八倍。

8.根据权利要求6或7所述的存储器多值写入电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第五晶体管、所有所述权重晶体管以及所有所述选通晶体管均为p型晶体管；

9.一种存储器，其特征在于，至少包括：

技术总结本公开提供了一种存储器多值写入电路以及存储器，该多值写入电路包括：动态电压钳位电路、电流镜电路、权重调整电路以及第一选通开关；动态电压钳位电路基于输入的参考电流生成基准电流，电流镜电路将基准电流复制至权重调整电路，权重调整电路基于权重调整信号的控制形成写入电流，写入电流在第一选通开关的控制下写入至存储单元中，写入电流与基准电流之间具有线性倍数关系。通过优化电路结构，本公开实现在所有编码范围内都具有线性增加的写入电流，动态范围大且电流复制精度高，使写数据的准确性和可靠性得到有效提升。技术研发人员：窦春萌,李智,王琳方,叶望,李伟增,高行行,杨冠华,汪令飞,耿玓,李泠受保护的技术使用者：中国科学院微电子研究所技术研发日：技术公布日：2024/1/16