用于改进FeRAM装置的tRP时序的电压管理的制作方法

本公开的实施例大体上涉及存储器装置。更具体来说，本公开的实施例涉及监视存储器装置的操作。

背景技术：

1、通常，计算系统可包含在操作中经由电信号传达信息的电子装置。举例来说，计算系统可包含通信地耦合到存储器装置的处理器，所述存储器装置例如动态随机存取存储器(dram)装置、铁电随机存取存储器(feram)装置、另一随机存取存储器(ram)装置及/或并有多于一种类型的ram的混合装置。以此方式，处理器可与存储器装置通信以例如检索可执行指令、检索待由处理器处理的数据及/或存储从处理器输出的数据。

2、存储器装置利用在读取操作期间由存储器装置使用的感测放大器。具体来说，存储器装置的读取电路系统利用感测放大器来接收低压(例如，低差分)信号且放大较小电压(例如，电压差)，以使得存储器装置能够恰当地解释数据。然而，感测放大器的一些实施例消耗过多资源(例如，功率及/或面积)。此外，一些感测放大器必须在指定的时序限制内执行操作，如果不对当前操作进行调整，一些技术(例如，feram)可能更难以满足这些限制。

3、本公开的实施例可针对于上文所阐述的问题中的一或多个。

技术实现思路

1、本公开的实施例提供一种存储器装置，其包括：命令接口，其经配置以接收读取命令及写入命令以调用读取及写入操作；存储器存储体，其包括使用板线与数字线之间的铁电层实施的多个存储器单元；及存储体控制电路系统，其经配置以控制所述存储器存储体的操作，其中所述存储器存储体的所述操作包括在读取及写入阶段期间将高逻辑值及低逻辑值两者编程为对所述多个存储器单元的写回，其中在感测来自所述多个存储器单元的值之后执行所述读取及写入操作。

2、本公开的另一实施例提供一种存储器装置，其包括：板线；铁电层，其实施存储器单元且耦合到所述板线；数字线，其耦合到所述铁电层；感测放大器，其耦合到所述数字线并且经配置以感测及放大在所述数字线从所述存储器单元接收的电压；及存储体控制电路系统，其经配置以在感测所述感测放大器中的所述电压之后将逻辑高值编程回到所述存储器单元，其中当在操作的读取及写入阶段期间执行读取及写入操作时，发生写回所述逻辑高值。

3、本公开的又一实施例提供一种方法，所述方法包括：使用感测放大器感测存储在存储器装置的铁电存储器单元中的所存储值；及在读取及写入阶段期间将所述存储器单元编程到逻辑高值，其中针对所述存储器装置执行读取及写入操作。

技术特征：

1.一种存储器装置，其包括：

2.根据权利要求1所述的存储器装置，其中所述存储器存储体包括：

3.根据权利要求2所述的存储器装置，其中将存储在所述存储器存储体中的每个数据位作为补充数据存储在两个不同的存储器单元中。

4.根据权利要求2所述的存储器装置，其中将存储在所述存储器存储体中的每个数据位存储在单个存储器单元中。

5.根据权利要求2所述的存储器装置，其中编程高逻辑值包括将相应数字线的电压设置为高于相应板线的电压，并且编程低逻辑值包括将相应数字线的电压设置为低于相应板线的电压。

6.根据权利要求5所述的存储器装置，其中在整个相应读取及写入阶段，将所述多个板线的所述电压保持到恒定电压。

7.根据权利要求6所述的存储器装置，其中所述恒定电压是基于铁电的存储器单元的标称电压。

8.根据权利要求6所述的存储器装置，其中所述恒定电压包括1.5v。

9.根据权利要求5所述的存储器装置，其中比所述相应板线的所述电压高的所述电压包括3.0v。

10.根据权利要求5所述的存储器装置，其中比所述相应板线的所述电压低的所述电压包括3.0v。

11.根据权利要求1所述的存储器装置，其中所述存储体控制电路系统经配置以在所述读取及写入阶段期间从所述命令接口接收写入命令，并且在所述读取及写入阶段期间用来自所述写入命令的值编程所述多个存储器单元中的对应存储器单元。

12.根据权利要求1所述的存储器装置，其包括多个感测放大器，所述感测放大器经配置以在具有打开单元的定义持续时间的trcd阶段期间感测所述存储器单元的所存储电荷，并且所述感测在所述trcd阶段结束时发生。

13.根据权利要求12所述的存储器装置，其中所述板线的所述电压及字线的电压都在所述trcd阶段期间增加到通过所述读取及写入阶段恒定的电平。

14.根据权利要求13所述的存储器装置，其中trp阶段在所述读取及写入阶段期间出现，所述trp阶段具有关闭存储器页的定义持续时间，并且在所述trp阶段期间不执行高或低逻辑值的编程。

15.根据权利要求14所述的存储器装置，其中所述字线的所述电压及所述板线的所述电压在所述trp阶段期间减小到空闲值。

16.一种存储器装置，其包括：

17.根据权利要求16所述的存储器装置，其中所述存储体控制电路系统经配置以在所述读取及写入阶段期间将逻辑低值编程回到存储器。

18.根据权利要求16所述的存储器装置，其中所述存储体控制电路系统经配置以在所述读取及写入阶段期间将所述板线的所述电压维持在标称电压。

19.根据权利要求18所述的存储器装置，其中所述存储体控制电路系统经配置以在所述读取及写入阶段期间将所述数字线的所述电压摆动到高于用于逻辑高值的标称电压，并且在所述读取及写入阶段期间将所述数字线的所述电压摆动到低于用于逻辑低值的标称电压。

20.一种方法，其包括：

21.根据权利要求20所述的方法，其中将所述存储器单元编程到所述逻辑高包括在所述读取及写入阶段期间将对应于所述存储器单元的数字线的所述电压升高为高于对应于所述存储器单元的板线的所述电压。

22.根据权利要求21所述的方法，其中所述升高的数字线的所述电压是3.0v并且所述板线的所述电压是1.5v。

23.根据权利要求20所述的方法，其包括在所述读取及写入阶段期间将逻辑低值编程到所述存储器单元。

24.根据权利要求23所述的方法，其中编程所述逻辑低值包括在所述读取及写入阶段期间将对应于所述存储器单元的所述数字线的电压降低为低于对应于所述存储器单元的板线的所述电压。

25.根据权利要求24所述的方法，其中所述降低的数字线的所述电压是0.0v并且所述板线的所述电压是1.5v。

技术总结本申请涉及用于改进FeRAM装置的tRP时序的电压管理。与存储器装置相关的系统及方法，所述存储器装置包含命令接口，所述命令接口经配置以接收读取命令及写入命令以调用读取及写入操作。所述存储器装置还包含存储器存储体，所述存储器存储体具有使用板线与数字线之间的铁电层实施的多个存储器单元。所述存储器装置还包含经配置以控制所述存储器存储体的操作的存储体控制电路系统。所述存储器存储体的所述操作包含在读取及写入阶段期间将高逻辑值及低逻辑值两者编程为对所述多个存储器单元的写回，其中在感测来自所述多个存储器单元的值之后执行所述读取及写入操作。技术研发人员：D·维梅尔卡蒂,G·马泽奥受保护的技术使用者：美光科技公司技术研发日：技术公布日：2024/1/15