用于执行数据对齐操作的半导体器件的制作方法

本公开涉及一种半导体器件，更具体地，涉及一种用于对半导体存储器件执行数据对齐操作的器件。

背景技术：

1、通常，包括双倍数据速率同步dram(ddr sram)的半导体存储器件响应于从外部装置接收到的命令来执行读取操作和写入操作。为了执行这样的操作，半导体存储器件可以使用数据对齐电路来使连续接收到的多个数据对齐。

2、此外，半导体存储器件可以使用用于选通数据的选通信号以便执行读取操作和写入操作。

技术实现思路

1、在一个实施方式中，一种半导体器件包括：对齐数据生成电路，被配置为同步于第一内部选通信号而对齐从输入数据的第一组生成的第一锁存数据和第二锁存数据，被配置为输出对齐的第一锁存数据和第二锁存数据作为第一对齐数据，被配置为同步于第二内部选通信号而对齐从输入数据的第二组生成的第一锁存数据和第二锁存数据，并且被配置为输出对齐的第一锁存数据和第二锁存数据作为第二对齐数据；以及写入数据生成电路，被配置为在第一操作模式开始之后同步于锁存时钟而从第一对齐数据和第二对齐数据生成第一写入数据和第二写入数据，并且被配置为在第二操作模式开始之后同步于锁存时钟而从第一对齐数据生成第一写入数据和第二写入数据。在第一操作模式和第二操作模式的连续操作中，第一写入数据和第二写入数据具有相同的数据窗口。

2、在一个实施方式中，一种半导体器件包括：模式控制电路，被配置为同步于从时钟生成的锁存时钟而基于模式寄存器信号、突发控制信号和用于设置第一操作模式和第二操作模式的模式设置信号来生成在第二操作模式中被使能的突发使能信号；以及数据对齐电路，被配置为同步于从选通信号生成的第一内部选通信号至第三内部选通信号而对齐输入数据的第一组和输入数据的第二组，被配置为同步于锁存时钟而基于突发使能信号的逻辑电平从对齐的输入数据的第一组和输入数据的第二组中的至少任一者生成第一写入数据和第二写入数据，并且被配置为从第一写入数据和第二写入数据生成内部数据。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中：

3.根据权利要求2所述的半导体器件，其中，所述选通信号仅在所述输入数据在所述第一操作模式和所述第二操作模式中被输入的区间内被触发。

4.根据权利要求1所述的半导体器件，其中：

5.根据权利要求1所述的半导体器件，其中，所述对齐数据生成电路包括：

6.根据权利要求1所述的半导体器件，其中，所述写入数据生成电路包括：

7.根据权利要求6所述的半导体器件，其中，所述第一选择传递电路：

8.根据权利要求6所述的半导体器件，其中，所述第二选择传递电路：

9.一种半导体器件，包括：

10.根据权利要求9所述的半导体器件，其中，所述模式控制电路包括：

11.根据权利要求9所述的半导体器件，其中，所述数据对齐电路执行跨域操作：同步于所述第一内部选通信号至所述第三内部选通信号而对齐所述输入数据的第一组和第二组、以及同步于所述锁存时钟而从对齐的所述输入数据的第一组和第二组中的至少任一者生成所述内部数据。

12.根据权利要求9所述的半导体器件，其中，所述数据对齐电路：在所述第一操作模式开始之后，对齐所述输入数据的第一组和第二组、以及从对齐的所述输入数据的第一组和第二组生成所述内部数据。

13.根据权利要求9所述的半导体器件，其中，所述数据对齐电路：在所述第二操作模式开始之后，对齐所述输入数据的第一组以及从对齐的所述输入数据的第一组生成所述内部数据。

14.根据权利要求9所述的半导体器件，其中，在所述第一操作模式和所述第二操作模式的连续操作中，所述第一写入数据和所述第二写入数据具有相同的数据窗口。

15.根据权利要求9所述的半导体器件，其中，所述数据对齐电路包括：

16.根据权利要求15所述的半导体器件，其中，所述锁存数据生成电路包括：

17.根据权利要求15所述的半导体器件，其中，所述写入对齐电路包括：

18.根据权利要求17所述的半导体器件，其中，所述对齐数据生成电路包括：

19.根据权利要求18所述的半导体器件，其中，所述第一对齐数据生成电路包括：

20.根据权利要求18所述的半导体器件，其中，所述第二对齐数据生成电路包括：

21.根据权利要求17所述的半导体器件，其中，所述写入数据生成电路包括：

22.根据权利要求21所述的半导体器件，其中，所述第一写入数据生成电路包括：

23.根据权利要求21所述的半导体器件，其中，所述第二写入数据生成电路包括：

技术总结一种半导体器件，包括：对齐数据生成电路，其同步于第一内部选通信号而对齐从输入数据的第一组生成的第一锁存数据和第二锁存数据，输出对齐的第一锁存数据和第二锁存数据作为第一对齐数据，同步于第二内部选通信号而对齐从输入数据的第二组生成的第一锁存数据和第二锁存数据，以及输出对齐的第一锁存数据和第二锁存数据作为第二对齐数据；以及写入数据生成电路，其在第一操作模式开始之后同步于锁存时钟而从第一对齐数据和第二对齐数据生成第一写入数据和第二写入数据，以及在第二操作模式开始之后同步于锁存时钟而从第一对齐数据生成第一写入数据和第二写入数据。技术研发人员：郑永穆,朴民奎,朴珉秀受保护的技术使用者：爱思开海力士有限公司技术研发日：技术公布日：2024/1/15