用于多存储体存储器的上电标头电路的制作方法

背景技术：

1、本节旨在提供与理解本文所述的各种技术相关的信息。如本节的标题所暗示的，这是对相关技术的讨论，绝不应当暗示其是现有技术。一般来讲，相关技术可被认为是或可不被认为是现有技术。因此，应当理解，本节中的任何陈述均应按此意义来理解，并且不作为对现有技术的任何认可。

2、在高性能片上系统(soc)中，漏电功耗已变得与动态部件相当，并且此泄漏相关性随着技术规模的提高而增加。随着技术的发展，电源电压被缩小以降低动态功率，并且晶体管阈值电压(vth)被相称地缩小以保持驱动电流并且改进晶体管性能。vth的降低导致亚阈值泄漏电流的显著增加，并且低静态功率(泄漏功率)是良好系统高速缓存设计中的重要度量。诸如电源门控之类的电路技术用于通过在非活动时使电路块掉电来降低静态功率(泄漏功率)。然而，用于l1/l2高速缓存的当前存储器设计不支持可改善系统高速缓存中的泄漏的有效功率门控方案。因此，一些位单元架构的传统布局技术可能是功率低效的，并且因此，需要改进系统高速缓存存储器的传统布局技术，其允许功率的有效使用以便改进性能。

技术实现思路

技术特征：

1.一种设备，包括：

2.根据权利要求1所述的设备，其中所述标头电路在所述唤醒操作模式期间仅使所述选定存储体上电，并且其中所述标头电路在所述唤醒操作模式期间仅使所述未选定存储体掉电。

3.根据权利要求1所述的设备，其中所述标头电路包括用于每个存储体的功率门晶体管，所述功率门晶体管由标头控制信号激活以便在所述唤醒操作模式期间使所述选定存储体选择性地上电。

4.根据权利要求3所述的设备，其中用于所述选定存储体的所述功率门晶体管耦合在电源电压与所述选定存储体之间，以便在所述唤醒操作模式期间使所述选定存储体上电并且允许在所述唤醒操作模式期间将所述电源电压转移到所述选定存储体的所述位单元。

5.根据权利要求1所述的设备，其中所述标头电路包括用于每个存储体的功率门晶体管，所述功率门晶体管由标头控制信号去激活以便在所述唤醒操作模式期间使所述未选定存储体选择性地掉电。

6.根据权利要求5所述的设备，其中用于所述未选定存储体的所述功率门晶体管耦合在电源电压与所述未选定存储体之间，以便在所述唤醒操作模式期间使所述未选定存储体掉电并且阻止在所述唤醒操作模式期间将所述电源电压转移到所述未选定存储体的所述位单元。

7.根据权利要求1所述的设备，其中：

8.根据权利要求7所述的设备，其中：

9.根据权利要求7所述的设备，其中：

10.根据权利要求7所述的设备，其中：

11.一种方法，包括：

12.根据权利要求11所述的方法，其中：

13.根据权利要求11所述的方法，其中：

14.一种设备，包括：

15.根据权利要求14所述的设备，其中：

16.根据权利要求15所述的设备，其中：

17.根据权利要求16所述的设备，其中：

18.根据权利要求15所述的设备，其中：

19.根据权利要求18所述的设备，其中：

20.根据权利要求14所述的设备，其中：

技术总结本文所述的各种具体实施涉及具有存储器的设备，该存储器具有位单元的存储体，其中每个存储体具有位单元阵列。该设备可具有标头电路，该标头电路在唤醒操作模式期间使选定存储体上电并且使未选定存储体掉电。在一些情况下，在该唤醒操作模式期间，仅该存储器的选定存储体利用标头电路进行上电。技术研发人员：R·马图尔,小E·M·麦库姆斯,陈信宇受保护的技术使用者：Arm有限公司技术研发日：技术公布日：2024/1/5