数据接收电路、数据接收系统以及存储装置的制作方法

本公开实施例涉及半导体，特别涉及一种数据接收电路、数据接收系统以及存储装置。

背景技术：

1、在存储器应用中，随着信号传输速率越来越快，信道损耗对信号质量的影响越来越大，容易导致码间干扰。目前通常利用均衡电路对信道进行补偿，均衡电路可以选择ctle(continuous time linear equalizer，连续线性均衡电路)或dfe(decision feedbackequalizer，判决反馈均衡电路)。

2、然而，目前采用的均衡电路对信号的调整能力有限，均衡电路对信号的调整精度有待提高。

技术实现思路

1、本公开实施例提供一种数据接收电路、数据接收系统以及存储装置，至少有利于灵活控制判决反馈均衡模块对第一输出信号和第二输出信号的调整能力，以降低数据接收电路接收的数据的码间干扰对数据接收电路的影响，以提高数据接收电路的接收性能。

2、根据本公开一些实施例，本公开实施例一方面提供一种数据接收电路，包括：接收模块，被配置为，接收数据信号和参考信号，响应于采样时钟信号对所述数据信号以及所述参考信号进行比较，并输出第一输出信号和第二输出信号；判决反馈均衡模块，与所述接收模块的反馈节点连接，被配置为，基于反馈信号对所述接收模块执行判决反馈均衡，以调整所述第一输出信号以及所述第二输出信号，其中，所述反馈信号基于先前接收到的数据得到，所述判决反馈均衡模块对所述第一输出信号和所述第二输出信号的调整能力可调。

3、在一些实施例中，所述接收模块包括：第一放大模块，被配置为，接收所述数据信号和所述参考信号，响应于所述采样时钟信号对所述数据信号以及所述参考信号进行比较，并通过第一节点输出第一电压信号，通过第二节点输出第二电压信号；第二放大模块，连接所述第一节点以及第二节点，被配置为，对所述第一电压信号与所述第二电压信号的电压差进行放大处理，并通过第三节点输出所述第一输出信号，通过第四节点输出所述第二输出信号；其中，所述反馈节点包括第一反馈节点和第二反馈节点，所述第一节点作为所述第一反馈节点，所述第二节点作为所述第二反馈节点，所述判决反馈均衡模块被配置为，基于所述反馈信号对所述第一节点以及所述第二节点执行所述判决反馈均衡，以调整所述第一电压信号以及所述第二电压信号。

4、在一些实施例中，所述数据接收电路还包括：失调补偿模块，连接所述第二放大模块，被配置为，补偿所述第二放大模块的失调电压。

5、在一些实施例中，所述接收模块包括：第一放大模块，被配置为，接收所述数据信号和所述参考信号，响应于所述采样时钟信号对所述数据信号以及所述参考信号进行比较，并通过第一节点输出第一电压信号，通过第二节点输出第二电压信号；第二放大模块，连接所述第一节点以及第二节点，被配置为，对所述第一电压信号与所述第二电压信号的电压差进行放大处理，并通过第三节点输出所述第一输出信号，通过第四节点输出所述第二输出信号，所述第二放大模块具有第一内部节点和第二内部节点，且所述第一输出信号以及所述第二输出信号基于所述第一内部节点的信号以及所述第二内部节点的信号得到；其中，所述反馈节点包括第一反馈节点和第二反馈节点，所述第一内部节点作为所述第一反馈节点，所述第二内部节点作为所述第二反馈节点，所述判决反馈均衡模块被配置为，基于所述反馈信号对所述第一内部节点以及所述第二内部节点执行所述判决反馈均衡。

6、在一些实施例中，所述数据接收电路还包括：失调补偿模块，连接所述第一放大模块，被配置为，补偿所述第一放大模块的失调电压。

7、在一些实施例中，所述第一放大模块包括：电流源，被配置为，连接在电源节点和第五节点之间，响应于所述采样时钟信号向所述第五节点提供电流；比较单元，连接所述第五节点、所述第一节点以及所述第二节点，被配置为，接收所述数据信号和所述参考信号，当所述电流源响应于所述采样时钟信号向所述第五节点提供电流时，对所述数据信号以及所述参考信号进行比较，并通过所述第一节点输出所述第一电压信号，通过所述第二节点输出所述第二电压信号。

8、在一些实施例中，所述电流源包括：第一pmos管，连接在所述电源节点与所述第五节点之间，所述第一pmos管的栅极接收所述采样时钟信号。

9、在一些实施例中，所述电流源还包括：第二pmos管，连接在所述电源节点与所述第一pmos管之间，所述第二pmos管的栅极接收使能信号。

10、在一些实施例中，所述比较单元包括：第三pmos管，连接在所述第五节点与所述第一节点之间，所述第三pmos管的栅极接收所述数据信号；第四pmos管，连接在所述第五节点与所述第二节点之间，所述第四pmos管的栅极接收所述参考信号。

11、在一些实施例中，所述第一放大模块还包括：第一复位单元，连接所述第一节点以及所述第二节点，被配置为，对所述第一节点以及所述第二节点进行复位。

12、在一些实施例中，所述第一复位单元包括：第一nmos管，连接在所述第一节点与地端之间，所述第一nmos管的栅极接收所述采样时钟信号；第二nmos管，连接在所述第二节点与所述地端之间，所述第二nmos管的栅极接收所述采样时钟信号。

13、在一些实施例中，所述第一节点作为所述第一反馈节点，所述第二节点作为所述第二反馈节点，所述反馈信号包括第一反馈信号以及第二反馈信号；所述判决反馈均衡模块包括：第一判决反馈单元，连接所述第一节点以及所述第五节点，被配置为，基于所述第一反馈信号对所述第一节点进行判决反馈均衡，以调整所述第一电压信号；第二判决反馈单元，连接所述第二节点以及所述第五节点，被配置为，基于所述第二反馈信号对所述第二节点进行判决反馈均衡，以调整所述第二电压信号。

14、在一些实施例中，所述第一判决反馈单元和所述第二判决反馈单元中的任一者均包括：开关单元，被配置为，响应于所述反馈信号导通所述第五节点与第六节点；调节单元，连接在所述第六节点与输出节点之间，所述输出节点为所述第一节点与所述第二节点之间的一者，被配置为，响应于控制信号调整所述第六节点与所述输出节点之间的等效电阻值的大小；其中，所述第一判决反馈单元中，所述反馈信号为所述第一反馈信号，所述输出节点为所述第一节点，所述开关单元响应于所述第一反馈信号；所述第二判决反馈单元中，所述反馈信号为所述第二反馈信号，所述输出节点为所述第二节点，则所述开关单元响应于所述第二反馈信号。

15、在一些实施例中，所述开关单元包括：第五pmos管，连接在所述第五节点与所述第六节点之间，所述第五pmos管的栅极接收所述反馈信号。

16、在一些实施例中，所述调节单元包括：多个并联在所述第六节点与所述输出节点之间的晶体管组，不同的所述晶体管组的控制端接收的所述控制信号不同，且不同的所述晶体管组的等效电阻值不同。

17、在一些实施例中，不同的所述晶体管组包括：至少一个所述晶体管组由单个mos管构成；至少一个所述晶体管组包括至少两个串联的mos管。

18、在一些实施例中，不同的所述晶体管组包括：相互并联的第一晶体管组、第二晶体管组以及第三晶体管组，所述第一晶体管组的沟道等效宽长比为所述第二晶体管组的沟道等效宽长比的2倍，所述第二晶体管组的沟道等效宽长比为所述第三晶体管组的沟道等效宽长比的2倍。

19、在一些实施例中，所述第二放大模块包括：输入单元，连接所述第一节点以及所述第二节点，被配置为，对所述第一电压信号以及所述第二电压信号进行比较，并向第七节点提供第三电压信号，向第八节点提供第四电压信号，其中，所述第二放大模块具有第一内部节点和第二内部节点，且所述第七节点为所述第一内部节点，所述第八节点为所述第二内部节点；锁存单元，被配置为，对所述第三电压信号以及所述第四电压信号进行放大并锁存，并向所述第三节点输出所述第一输出信号，向所述第四节点输出所述第二输出信号。

20、在一些实施例中，所述输入单元包括：第三nmos管，连接在所述第七节点与地端之间，所述第三nmos管的栅极接收所述第一电压信号；第四nmos管，连接在所述第八节点与所述地端之间，所述第四nmos管的栅极接收所述第二电压信号。

21、在一些实施例中，所述锁存单元包括：第五nmos管，连接在所述第七节点与所述第三节点之间，所述第五nmos管的栅极接收所述第二输出信号；第六nmos管，连接在所述第八节点与所述第四节点之间，所述第六nmos管的栅极接收所述第一输出信号；第六pmos管，连接在电源节点与所述第三节点之间，所述第六pmos管的栅极接收所述第二输出信号；第七pmos管，连接在所述电源节点与所述第四节点之间，所述第七pmos管的栅极接收所述第一输出信号。

22、在一些实施例中，所述第一节点作为所述第一反馈节点，所述第二节点作为所述第二反馈节点；所述数据接收电路还包括：失调补偿模块，连接所述第七节点以及所述第八节点，被配置为，补偿所述输入单元的失调电压。

23、在一些实施例中，所述失调补偿模块包括：第一失调补偿单元，连接在所述第七节点与地端之间；第二失调补偿单元，连接在所述第八节点与所述地端之间。

24、在一些实施例中，所述第一失调补偿单元包括：至少两组并联的晶体管组，每一所述晶体管组包括：第七nmos管，所述第七nmos管的第一端与所述第七节点连接，所述第七nmos管的栅极与所述第一节点连接；第七mos管，所述第七mos管与所述第七nmos管一一对应设置，所述第七mos管连接在所述第七nmos管的第二端和所述地端之间，所述第七mos管的栅极接收第一失配调节信号。

25、在一些实施例中，所述第二失调补偿单元包括：至少两组并联的晶体管组，每一所述晶体管组包括：第八nmos管，所述第八nmos管的第一端与所述第八节点连接，所述第八nmos管的栅极与所述第二节点连接；第八mos管，所述第八mos管与所述第八nmos管一一对应设置，所述第八mos管连接在所述第八nmos管的第二端和所述地端之间，所述第八mos管的栅极接收第二失配调节信号。

26、在一些实施例中，所述第二放大模块还包括：第二复位单元，连接所述锁存单元，被配置为，对所述锁存单元进行复位。

27、在一些实施例中，所述第二复位单元包括：第八pmos管，连接在电源节点和所述第三节点之间；第九pmos管，连接在所述电源节点和所述第四节点之间，所述第八pmos管的栅极和所述第九pmos管的栅极均响应于所述采样时钟信号的反相信号。

28、在一些实施例中，所述第二复位单元还包括：第十pmos管，连接在所述电源节点和所述第七节点之间；第十一pmos管，连接在所述电源节点和所述第八节点之间，所述第十pmos管的栅极和所述第十一pmos管的栅极均响应于所述采样时钟信号的反相信号。

29、在一些实施例中，所述第一内部节点作为所述第一反馈节点，所述第二内部节点作为所述第二反馈节点，所述反馈信号包括第一反馈信号以及第二反馈信号；所述判决反馈均衡模块包括：第一判决反馈单元，连接所述第一内部节点以及地端，被配置为，基于所述第一反馈信号对所述第一内部节点进行判决反馈均衡；第二判决反馈单元，连接所述第二内部节点以及地端，被配置为，基于所述第二反馈信号对所述第二内部节点进行判决反馈均衡。

30、根据本公开一些实施例，本公开实施例另一方面还提供一种数据接收系统，包括：多个级联的数据传输电路，每一所述数据传输电路包括如前述任一项所述的数据接收电路以及连接所述数据接收电路的锁存电路，每一所述数据接收电路连接至所述数据端口，接收所述数据信号；上一级所述数据传输电路连接下一级所述数据传输电路的所述判决反馈均衡模块，上一级所述数据传输电路的输出作为下一级所述数据传输电路的所述判决反馈均衡模块的所述反馈信号；最后一级所述数据传输电路连接第一级所述数据传输电路的所述判决反馈均衡模块，最后一级所述数据传输电路的输出作为第一级所述数据传输电路的所述判决反馈均衡模块的所述反馈信号。

31、在一些实施例中，数据接收系统包括4个级联的所述数据接收电路，相邻级的所述数据接收电路的所述采样时钟信号的相位差为90°。

32、根据本公开一些实施例，本公开实施例又一方面还提供一种存储装置，包括：多个数据端口；多个如前述任一项所述的数据接收系统，每一所述数据接收系统与一所述数据端口相对应。

33、本公开实施例提供的技术方案至少具有以下优点：

34、将判决反馈均衡模块集成于数据接收电路中，通过判决反馈均衡模块调节第一输出信号以及第二输出信号，以减小码间干扰对数据接收的影响，相比于相关技术中，存储装置通过单独设置判决反馈均衡器以减小码间干扰的方式，本公开实施例有利于使用更小的电路布局面积以及更低的功耗实现对数据接收电路输出的信号的调整，以及通过灵活控制判决反馈均衡模块对第一输出信号和第二输出信号的调整能力，以降低数据接收电路接收的数据的码间干扰对数据接收电路的影响，以提高数据接收电路的接收性能，以及减小数据的码间干扰对数据接收电路输出的信号准确性的影响。