数据接收电路及存储器的制作方法

本公开实施例涉及半导体电路设计领域，特别涉及一种数据接收电路及存储器。

背景技术：

1、随着信号传输速率越来越快以及时钟频率的增大，输入数据信道损耗对信号质量的影响越来越大，使得存储器的信号在传输过程中更容易出现码间干扰(isi，intersymbolinterference)的问题。

2、isi是指由于输入数据信道的带宽的限制而引起的先前传输的输入数据影响当前传输的输入数据的传输的现象。目前通常利用反馈均衡调节电路对输入数据信道进行补偿，以期降低码间干扰带来的不良影响，反馈均衡调节电路可以选择ctle(continuoustime linear equalizer，连续线性均衡电路)或dfe(decision feedback equalizer，判决反馈均衡电路)。

3、然而，目前的存储装置改善码间干扰的效果仍有待提高。

技术实现思路

1、本公开实施例提供一种数据接收电路及存储器，至少有利于改善存储器的码间干扰问题。

2、本公开一实施例提供了一种数据接收电路，包括：比较电路，接收初始输入数据和初始参考电压，被配置为，放大输入数据以及初始参考电压之间的压差，并输出双端信号作为放大的结果；多条数据路径，包括：按自然数递增编号的第1数据路径至第m数据路径，第i数据路径为多条数据路径中的任一条数据路径，1≤i≤m，m≥2；每条数据路径均接收双端信号，其中，第i数据路径被配置为，基于第i时钟采样，以获取第i比特数据，第i数据路径包括：调整电路，接收第i比特数据之前的前第2比特数据至前第n比特数据，2≤n≤m，被配置为，基于前第2比特数据至前第n比特数据调节双端信号之间的压差，以生成双端调节信号；采样电路，接收双端调节信号、第i时钟和第i比特数据之前的前第1比特数据，被配置为，在第i时钟的有效期间，基于前第1比特数据，比较放大双端调节信号之间的电压差，并输出第i比特数据。

3、数据接收电路基于先前多bit的输入数据对当前输入数据的反馈调节，极大降低了isi对当前输入数据的影响，且相对而言电路的面积尽可能的进行了压缩，并不会影响存储器的存储容量。

4、在一些实施例中，采样电路还接收第一参考电压和第二参考电压，其中，第一参考电压的电压值大于第二参考电压的电压值；基于前第1比特数据，比较放大双端调节信号之间的电压差，并输出第i比特数据，包括：基于前第1比特数据，选择通过第一参考电压和第二参考电压的压差调节第i比特数据的电压值等效增大或等效减小双端调节信号之间的电压差，并比较放大所述双端调节信号之间的电压差以输出所述第i比特数据。

5、在一些实施例中，双端调节信号包括第一调节子信号和第二调节子信号，采样电路包括：选择调整电路，被配置为，在第i时钟的有效期间，基于前第1比特数据的值，选择通过第一参考电压调节第一调节子信号所在支路的支路电流大小，并通过第二参考电压调节第二调节子信号所在支路的支路电流大小；或，通过第一参考电压调节第二调节子信号所在支路的支路电流大小，并通过第二参考电压调节第一调节子信号所在支路的支路电流大小；锁存电路，被配置为，基于第i时钟采样并锁存第i比特数据。

6、在一些实施例中，选择调整电路包括：第一nmos管，控制端用于接收第一调节子信号，第一端连接锁存电路；第二nmos管，控制端用于接收第二调节子信号，第一端连接锁存电路，第二端连接第一nmos管的第二端；第一开关nmos管，控制端用于接收电源电压，第一端连接第一nmos管的第二端；第二开关nmos管，控制端用于接收第i时钟，第一端连接第一开关nmos管的第二端，第二端接地；第一调整nmos管，控制端用于接收第一参考电压，第一端连接第二nmos管的第一端；第二调整nmos管，控制端用于接收第二参考电压，第一端连接第一nmos管的第一端，第二端连接第一调整nmos管的第二端；第三开关nmos管，控制端用于接收前第1比特数据，第一端连接第二调整nmos管的第二端；第四开关nmos管，控制端用于接收第i时钟，第一端连接第三开关nmos管的第二端，第二端接地；第三调整nmos管，控制端用于接收第二参考电压，第一端连接第二nmos管的第一端；第四调整nmos管，控制端用于接收第一参考电压，第一端连接第一nmos管的第一端，第二端连接第三调整nmos管的第二端；第五开关nmos管，控制端用于接收前第1比特数据的反相信号，第一端连接第四调整nmos管的第二端；第六开关nmos管，控制端用于接收第i时钟，第一端连接第五开关nmos管的第二端，第二端接地。

7、在一些实施例中，锁存电路包括：第一pmos管，第一端用于接收电源电压；第二pmos管，第一端用于接收电源电压；第三nmos管，控制端连接第一pmos管的控制端，第一端连接第一pmos管的第二端，第二端连接第一nmos管的第一端；第四nmos管，控制端连接第二pmos管的控制端，，第一端连接第二pmos管的第二端，第二端连接第二nmos管的第二端；第三nmos管的控制端还连接第四nmos管的第一端，以作为锁存电路的第一输出端，第四nmos管的控制端还连接第三nmos管的第一端，以作为锁存电路的第二输出端，第一输出端用于输出第i比特数据，第二输出端用于输出第i比特数据的反相信号；第一复位pmos管，控制端用于接收第i时钟，第一端用于接收电源电压，第二端连接第一pmos管的第二端；第二复位pmos管，控制端用于接收第i时钟，第一端用于接收电源电压，第二端连接第二pmos管的第二端。

8、在一些实施例中，锁存电路还包括：第三复位pmos管，控制端用于接收第i时钟，第一端用于接收电源电压，第二端连接第一nmos管的第一端；第四复位pmos管，控制端用于接收第i时钟，第一端用于接收电源电压，第二端连接第二nmos管的第二端。

9、在一些实施例中，数据接收电路还包括：编码生成电路，被配置为，接收参考电压生成编码和前1比特数据对应的抽头编码，基于参考电压生成编码+抽头编码生成第一参考电压生成编码，基于参考电压生成编码-抽头编码生成第二参考电压生成编码；其中，第一参考电压生成编码用于生成第一参考电压，第二参考电压生成编码用于生成第二参考电压，抽头编码用于匹配前第1比特数据对应的电压调节步长。

10、在一些实施例中，数据接收电路还包括：电阻分压电路，被配置为，基于第一参考电压生成编码生成第一参考电压，并基于第二参考电压生成编码生成第二参考电压。

11、在一些实施例中，编码生成电路包括：产生电路，被配置为，生成初始参考电压生成编码；控制电路，被配置为，向第一处理电路和第二处理电路提供抽头编码；第一处理电路被配置为，基于初始参考电压生成编码+抽头编码，生成第一参考电压生成编码；第二处理电路被配置为，基于初始参考电压生成编码-抽头编码，生成第二参考电压生成编码。

12、在一些实施例中，产生电路被配置为，生成预设值的参考电压对应的参考电压生成编码，或识别所属存储器中模式寄存器的配置值以生成初始参考电压生成编码。在一些实施例中，产生电路包括：第一子产生电路，被配置为，识别所属存储器中模式寄存器的配置值以生成第一参考编码；第二子产生电路，被配置为，生成预设值的参考电压对应的第二参考编码；选择电路，被配置为，基于选择信号选择基于第一参考编码或第二参考编码生成初始参考电压生成编码。

13、在一些实施例中，产生电路被配置为，基于调试编码生成初始参考电压生成编码，其中，调试编码基于所属存储器在测试模式下眼图数据获取。

14、在一些实施例中，产生电路包括：第一子产生电路，被配置为，识别所属存储器中模式寄存器的配置值以生成第一参考编码；第二子产生电路，被配置为，基于调试编码生成第二参考编码；选择电路，被配置为，基于选择信号选择基于第一参考编码或第二参考编码生成参考电压生成编码。

15、本公开另一实施例提供了一种存储器，包括上述实施例提供的数据接收电路，至少有利于改善存储器的码间干扰问题。

16、在一些实施例中，n和m为4。