存储器阵列的制作方法

本公开涉及一种存储器阵列，尤其涉及一种快闪存储器阵列。

背景技术：

1、存储器用于将数据存储于数字系统中，而广泛地存在于各种电子产品中。在系统运作期间，存储于存储器中的数据可基于多种理由而损坏，且此异常情形可称为数据存储可靠度(data retention reliability)的降低。对于快闪存储器而言，较大的浮置栅极晶体管有助于提高数据存储可靠度。然而，随着快闪存储器的世代演进，浮置栅极晶体管的体积变小。因此，数据存储可靠度问题逐渐浮现出来。

技术实现思路

1、本公开的一实施例提供一种存储器阵列，包括：多个存储区块，各存储区块包括多个数据存储区；以及多组字线，其中各组字线横越所述多个存储区块中的一者，且所述多组字线由所述多个存储区块中的多组第一字线接点区以及所述多个存储区块之间的多个第二字线接点区连接至上方的多条信号线。

2、本公开的另一实施例提供一种存储器阵列，包括：多个存储区块，由设置于衬底中且并排的多个井区定义，其中各存储区块包括多个数据存储区；以及多条井区接线，位于所述衬底上并沿着环绕所述多个井区的单一外轮廓延伸，且电性连接至所述多个井区。

3、根据各实施例，沿列方向排列的数个存储区块构成快闪存储器阵列的一重复单元。各重复单元中所有存储区块的字线可经由各存储区块内的字线接点区以及相邻存储区块之间的字线接点区而往上连接至横越重复单元的信号线。通过此设计，同一重复单元中的多个存储区块可经由信号线而共享用于提高数据存储可靠度的错误检测修正(errorcorrection code，ecc)电路。如此一来，相较于在各存储区块皆设置ecc电路，本公开实施例可使同一重复单元中的多个存储区块共享单一ecc电路区内的ecc电路，而可有效地节省快闪存储器阵列的占据面积。不但如此，基于使用较少的ecc电路区来执行错误检查与错误修正，也可减少ecc电路区与数据存储区之间所需的字线接点区(亦即前述的字线接点区st0’)的数量。如此一来，可最佳化地利用有限的晶片面积。

技术特征：

1.一种存储器阵列，包括：

2.根据权利要求1所述的存储器阵列，其中所述多个存储区块中的边缘一者还包括错误检测修正电路区，且所述错误检测修正电路区中的错误检测修正电路经配置以对所述多个存储区块的每一者的所述多个数据存储区执行错误检测及错误修正。

3.根据权利要求1所述的存储器阵列，其中各组字线连续地延伸穿过所述多组第一字线接点区中的一组第一字线接点区，且所述多组字线中的相邻两组字线在所述多个第二字线接点区中的一者处彼此间隔开。

4.根据权利要求1所述的存储器阵列，其中各存储区块中的所述多个数据存储区由所述多组第一字线接点区中的一组第一字线接点区彼此间隔开，且其中各存储区块中的多个有源区分布于各存储区块中的所述多个数据存储区以及所述多组第一字线接点区中的一组字线接点区内。

5.根据权利要求4所述的存储器阵列，其中多个字线接触结构提供所述多组字线与所述多条信号线之间的电性连接，所述多个字线接触结构中的第一组字线接触结构位于所述多组第一字线接点区中的一字线接点区内且沿着交错于所述多组字线的延伸方向的方向交替排列于所述多个有源区中的一者的两侧。

6.根据权利要求5所述的存储器阵列，其中所述第一组字线接触结构中的相邻两者在第一方向与第二方向上均彼此间隔开，且所述第一方向交错于所述第二方向。

7.根据权利要求5所述的存储器阵列，其中所述多个字线接触结构中的第二组字线接触结构位于所述多个第二字线接点区中的一者内，所述第二组字线接触结构中的相邻两者在第一方向与第二方向上均彼此间隔开，且所述第一方向交错于所述第二方向。

8.根据权利要求1所述的存储器阵列，其中所述多个存储区块内设置有多个漏极/源极接触结构，所述多个漏极/源极接触结构并未分布至所述多组第一字线接点区中，且所述存储器阵列还包括连接至所述多个漏极/源极接触结构且平行于所述多个存储区块中的多个有源区的多条额外信号线。

9.根据权利要求2所述的存储器阵列，其中所述多个存储区块中的所述边缘一者还包括位于所述错误检测修正电路区以及所述多个数据存储区之间的第三字线接点区，且所述多组字线中的一组字线更由所述第三字线接点区中的多个字线接触结构而连接至上方的所述多条信号线。

10.根据权利要求9所述的存储器阵列，其中所述多个存储区块中的所述边缘一者中的多个有源区更分布于所述第三字线接点区中，而所述多个存储区块中的所述边缘一者中的多个漏极/源极接触结构并未分布至所述第三字线接点区中。

11.根据权利要求9所述的存储器阵列，还包括第四字线接点区，邻接于所述多个存储区块的所述边缘一者的所述错误检测修正电路区，所述多组字线中的所述一组字线经由所述第四字线接点区中的多个字线接触结构而连接至所述多条信号线，且所述错误检测修正电路区位于所述第三字线接点区与所述第四字线接点区之间。

12.根据权利要求11所述的存储器阵列，其中所述多组字线中的所述一组字线具有位于所述第四字线接点区内的多个长末端线段与多个短末端线段，所述多个长末端线段与所述多个短末端线段沿交错于所述多组字线的延伸方向的另一方向交替排列。

13.根据权利要求1所述的存储器阵列，其中各第二字线接点区中设置有多个虚设有源区，所述多个虚设有源区的导电型以及延伸方向分别与各存储区块中的多个有源区的导电型与延伸方向相同。

14.根据权利要求1所述的存储器阵列，其中所述多个存储区块中的边缘一者还包括冗余单元区，其中所述冗余单元区内具有用于取代所述多个存储区块中的损坏存储单元的冗余单元，且其中所述多个存储区块中除所述边缘一者之外的其他者并未包括用以取代损坏存储单元的冗余单元区。

15.根据权利要求1所述的存储器阵列，其中所述多条信号线横越所述多个存储区块，且其中所述多条信号线平行于所述多组字线。

16.一种存储器阵列，包括：

17.根据权利要求16所述的存储器阵列，其中所述多条井区接线并未延伸至所述多个井区之间的区域。

18.根据权利要求16所述的存储器阵列，其中所述多条井区接线包括：

技术总结本公开提供一种存储器阵列，包括：多个存储区块，包括多个数据存储区；以及多组字线。各组字线横越多个存储区块中的一者，且多组字线由多个存储区块中的多组第一字线接点区以及多个存储区块之间的多个第二字线接点区连接至上方的多条信号线。技术研发人员：蔡耀庭,庄哲辅受保护的技术使用者：华邦电子股份有限公司技术研发日：技术公布日：2024/1/15