一种基于FPGA的内存修复系统

本发明涉及半导体，尤其涉及一种基于fpga的内存修复系统。

背景技术：

1、内存是由半导体硅制作的磁性存储器，内存是由高纯净单晶硅做出圆柱体的硅锭，硅锭在切片后得到晶圆，晶圆上的一个小块就是晶圆体，也称为die，经过封装之后就成为一个内存颗粒。由于由高纯净单晶硅做出来圆柱体的硅锭本身就自带缺陷，硅锭在切片后得到晶圆自然有问题，这些缺陷分布在整个晶圆上，因此由晶圆生产出来的内存产品中，需要对内存进行缺陷管理。

2、目前，相关技术中，针对此问题通常有两种解决方法，一是直接更换坏掉的内存颗粒，这种方式的修复需要先对坏掉内存颗粒做解焊，再把好的内存颗粒焊上去。整个过程出现二次缺陷的概率很高，如dimm(dual-inline-memory-modules，双列直插式内部存储器)，在解焊的时候也存在对相邻的内存颗粒造成伤害的问题。另一种是使用intel servercpu，针对ddr4(double data rate，双倍速率)内存规格，基于jedec 79-4c标准的ppr(postpackage repair，封装后修复)技术对内存颗粒进行修复。它是使用intel servercpu的cpcg模块对dimm上的内存颗粒进行定向的修复命令的发送。由于不使用焊接的方式直接进行内存颗粒的替换，所以此方式能够大大减少人力，也能大大减少焊接的二次伤害。

3、为此，我们提出一种基于fpga的内存修复系统。

技术实现思路

1、本发明主要是解决上述现有技术所存在的技术问题，提供一种基于fpga的内存修复系统。

2、为了实现上述目的，本发明采用了如下技术方案，一种基于fpga的内存修复系统，包括内部存储器，内部存储器用于存储数据，内部存储器包括静态区域、动态区域和存储控制端，缺陷管理控制器，与所述内部存储器连接。

3、作为优选，所述缺陷管理控制器为将实现内存缺陷管理的预设编码烧录到fpga平台得到的，所述缺陷管理控制器用于测试所述动态区域内存颗粒，并修复指示错误的目标内存颗粒。

4、作为优选，所述缺陷管理控制器包括可编程逻辑控制端，与所述内部存储器连接，用于在接收到测试指令的情况下，按照所述测试指令指示的目标测试模式对所述动态区域进行测试，其中，所述目标测试模式包括读写测试、容量测试﹑等待时间测试及带宽测试中的至少一种，缺陷管理控制器包括处理系统控制端，与所述可编程逻辑控制端连接，用于从多个测试模式中确定所述目标测试模式，并向所述可编程逻辑控制端发送所述测试指令。

5、作为优选，所述可编程逻辑控制端，还用于采集动态区域的测试数据，并将所述测试数据发送给所述处理系统控制端；所述处理系统控制端，还用于在接收到所述测试数据的情况下，根据所述测试数据确定出现错误的所述目标内存颗粒。

6、作为优选，所述处理系统控制端，还用于生成指示修复所述目标内存颗粒的修复指令，并将所述修复指令发送给所述可编程逻辑控制端；所述可编程逻辑控制端，还用于在接收到所述修复指令的情况下，可编程逻辑控制端将指令传输给存储控制端。

7、作为优选，所述存储控制端在接受修复指令后，将动态区域内所存储的存储信息传输给静态区域，存储信息在静态区域内进行存储，此时将动态区域的存储空间释放出来，可编程逻辑控制端对所述动态区域内存颗粒执行修复操作包括：对所述动态内存颗粒预充电，并关闭所述动态内存颗粒的数据总线反转功能和循环冗余校验功能；将目标模式寄存器的预设标志位设置为触发状态；在所述目标模式寄存器完成配置的情况下，将所述动态内存颗粒的地址切换为目标备用颗粒的有效地址；重置所述目标模式寄存器的所述预设标志位。

8、作为优选，所述动态区域内存颗粒执行修复完成后，存储控制端再将静态区域内的存储信息再调回到动态区域内。

9、作为优选，所述可编程逻辑控制端还可对静态区域内存颗粒执行修复，可编程逻辑控制端采集静态区域的测试数据，并将所述测试数据发送给所述处理系统控制端；所述处理系统控制端，还用于在接收到所述测试数据的情况下，根据所述测试数据确定出现错误的所述目标内存颗粒，处理系统控制端将生成指示修复所述目标内存颗粒的修复指令，并将所述修复指令发送给所述可编程逻辑控制端。

10、作为优选，所述可编程逻辑控制端，在接收到所述修复指令的情况下，可编程逻辑控制端对所述静态区域内存颗粒执行修复操作，具体操作包括对所述静态内存颗粒预充电，并关闭所述静态内存颗粒的数据总线反转功能和循环冗余校验功能；将目标模式寄存器的预设标志位设置为触发状态；在所述目标模式寄存器完成配置的情况下，将所述静态内存颗粒的地址切换为目标备用颗粒的有效地址；重置所述目标模式寄存器的所述预设标志位。

11、有益效果

12、本发明提供了一种基于fpga的内存修复系统。具备以下有益效果：

13、(1)、该一种基于fpga的内存修复系统，本发明通过设置缺陷管理控制器，缺陷管理控制器包括可编程逻辑控制端和处理系统控制端，从而实现了可对需要修复的内存进行测试，测试数据确定出现错误的所述目标内存颗粒，修复指令发送给所述可编程逻辑控制端，从而进行精准的修复工作，本发明提高了对内侧修复的效率以及准确率。

14、(2)、该一种基于fpga的内存修复系统，本发明内部存储器包括静态区域、动态区域和存储控制端，在存储控制端在接受修复指令后，将动态区域内所存储的存储信息传输给静态区域，存储信息在静态区域内进行存储，此时将动态区域的存储空间释放出来，可编程逻辑控制端对所述动态区域内存颗粒执行修复操作，本发明实现了将动态区域的内存存储信息转移到静态区域内，从而将动态区域的存储空间释放出来，便于对内存的修复，以及防止内存信息的丢失。

15、(3)、该一种基于fpga的内存修复系统，本发明可编程逻辑控制端还可对静态区域内存颗粒执行修复，可编程逻辑控制端采集静态区域的测试数据，并将所述测试数据发送给所述处理系统控制端；所述处理系统控制端，还用于在接收到所述测试数据的情况下，根据所述测试数据确定出现错误的所述目标内存颗粒，处理系统控制端将生成指示修复所述目标内存颗粒的修复指令，并将所述修复指令发送给所述可编程逻辑控制端，可编程逻辑控制端，在接收到所述修复指令的情况下，可编程逻辑控制端对所述静态区域内存颗粒执行修复操作。本发明实现了对内部存储器内的静态区域和动态区域都可以进行修复，从而提高了基于fpga的内存修复的效率。

技术特征：

1.一种基于fpga的内存修复系统，其特征在于：包括内部存储器，内部存储器用于存储数据，内部存储器包括静态区域、动态区域和存储控制端，缺陷管理控制器，与所述内部存储器连接。

2.根据权利要求1所述的一种基于fpga的内存修复系统，其特征在于：所述缺陷管理控制器为将实现内存缺陷管理的预设编码烧录到fpga平台得到的，所述缺陷管理控制器用于测试所述动态区域内存颗粒，并修复指示错误的目标内存颗粒。

3.根据权利要求1所述的一种基于fpga的内存修复系统，其特征在于：所述缺陷管理控制器包括可编程逻辑控制端，与所述内部存储器连接，用于在接收到测试指令的情况下，按照所述测试指令指示的目标测试模式对所述动态区域进行测试，其中，所述目标测试模式包括读写测试、容量测试﹑等待时间测试及带宽测试中的至少一种，缺陷管理控制器包括处理系统控制端，与所述可编程逻辑控制端连接，用于从多个测试模式中确定所述目标测试模式，并向所述可编程逻辑控制端发送所述测试指令。

4.根据权利要求1所述的一种基于fpga的内存修复系统，其特征在于：所述可编程逻辑控制端，还用于采集动态区域的测试数据，并将所述测试数据发送给所述处理系统控制端；所述处理系统控制端，还用于在接收到所述测试数据的情况下，根据所述测试数据确定出现错误的所述目标内存颗粒。

5.根据权利要求1所述的一种基于fpga的内存修复系统，其特征在于：所述处理系统控制端，还用于生成指示修复所述目标内存颗粒的修复指令，并将所述修复指令发送给所述可编程逻辑控制端；所述可编程逻辑控制端，还用于在接收到所述修复指令的情况下，可编程逻辑控制端将指令传输给存储控制端。

6.根据权利要求1所述的一种基于fpga的内存修复系统，其特征在于：所述存储控制端在接受修复指令后，将动态区域内所存储的存储信息传输给静态区域，存储信息在静态区域内进行存储，此时将动态区域的存储空间释放出来，可编程逻辑控制端对所述动态区域内存颗粒执行修复操作包括：对所述动态内存颗粒预充电，并关闭所述动态内存颗粒的数据总线反转功能和循环冗余校验功能；将目标模式寄存器的预设标志位设置为触发状态；在所述目标模式寄存器完成配置的情况下，将所述动态内存颗粒的地址切换为目标备用颗粒的有效地址；重置所述目标模式寄存器的所述预设标志位。

7.根据权利要求6所述的一种基于fpga的内存修复系统，其特征在于：所述动态区域内存颗粒执行修复完成后，存储控制端再将静态区域内的存储信息再调回到动态区域内。

8.根据权利要求1所述的一种基于fpga的内存修复系统，其特征在于：所述可编程逻辑控制端还可对静态区域内存颗粒执行修复，可编程逻辑控制端采集静态区域的测试数据，并将所述测试数据发送给所述处理系统控制端；所述处理系统控制端，还用于在接收到所述测试数据的情况下，根据所述测试数据确定出现错误的所述目标内存颗粒，处理系统控制端将生成指示修复所述目标内存颗粒的修复指令，并将所述修复指令发送给所述可编程逻辑控制端。

9.根据权利要求8所述的一种基于fpga的内存修复系统，其特征在于：所述可编程逻辑控制端，在接收到所述修复指令的情况下，可编程逻辑控制端对所述静态区域内存颗粒执行修复操作，具体操作包括对所述静态内存颗粒预充电，并关闭所述静态内存颗粒的数据总线反转功能和循环冗余校验功能；将目标模式寄存器的预设标志位设置为触发状态；在所述目标模式寄存器完成配置的情况下，将所述静态内存颗粒的地址切换为目标备用颗粒的有效地址；重置所述目标模式寄存器的所述预设标志位。

技术总结本发明涉及半导体技术领域，且公开了一种基于FPGA的内存修复系统，包括内部存储器，内部存储器用于存储数据，内部存储器包括静态区域、动态区域和存储控制端，缺陷管理控制器，与所述内部存储器连接。该一种基于FPGA的内存修复系统，本发明通过设置缺陷管理控制器，缺陷管理控制器包括可编程逻辑控制端和处理系统控制端，从而实现了可对需要修复的内存进行测试，测试数据确定出现错误的所述目标内存颗粒，修复指令发送给所述可编程逻辑控制端，从而进行精准的修复工作，本发明提高了对内侧修复的效率以及准确率。技术研发人员：李福生,鲁欣,吕树彬,杨婉琪受保护的技术使用者：电子科技大学长三角研究院（湖州）技术研发日：技术公布日：2024/2/6