存储器阵列及存储器的制作方法

本申请涉及存储器阵列及存储器，尤其涉及一种存储器阵列及存储器。

背景技术：

1、非易失性存储器(non-volatile memory，nvm)因具有可多次进行数据的存入，读取以及抹除等特性，且存入的数据在断电之后也不会消失，其被广泛应用于个人计算机和电子设备。然而，目前一些非易失性存储器的制造工艺的难度较大。

2、因此，有必要提出一种技术方案以改善存储器的制造工艺难度较大的问题。

技术实现思路

1、本申请的目的在于提供一种存储器阵列及存储器，以改善存储器的制造工艺难度较大的问题。

2、第一方面，本申请提供一种存储器阵列，包括：

3、多条间隔设置的第一控制信号线；

4、多条间隔设置的位线，与多条所述第一控制信号线相交；以及

5、多条间隔设置的有源区，与所述第一控制信号线以及所述位线相交，所述有源区设置有包括两个存储单元以及第一栅极的存储单元对，两个所述存储单元共用所述第一栅极，所述第一栅极与所述第一控制信号线连接，一个所述存储单元对与两条所述位线连接，所述有源区与所述第一控制信号线之间的夹角大于0度且小于90度。

6、在一些实施例中，所述位线与所述第一控制信号线垂直。

7、在一些实施例中，所述位线与所述第一控制信号线之间的夹角为锐角。

8、在一些实施例中，所述位线与所述有源区之间的夹角大于或等于10度且小于或等于90度。

9、在一些实施例中，所述存储单元对包括第一区域、第二区域以及沟道区域，所述沟道区域连接于所述第一区域与所述第二区域之间，所述第一栅极位于所述沟道区域的一侧且与所述沟道区域重叠；

10、所述存储器阵列还包括：多个触点，位于所述有源区与所述位线相交的位置，一部分所述触点的相对两端分别与所述第一区域以及所述位线接触，另一部分所述触点的相对两端分别与所述第二区域以及所述位线接触。

11、在一些实施例中，多条所述第一控制信号线沿第一方向延伸且沿第二方向间隔设置，一条所述第一控制信号线与沿所述第一方向设置的多个所述存储单元对连接，所述第一方向与所述第二方向相交；

12、其中，在所述第一方向上相邻两个所述存储单元对中，一个所述存储单元对与相邻的第一位线和第二位线连接，另一个所述存储单元对与相邻的所述第二位线和第三位线连接，在所述第一方向上所述第一位线和所述第三位线分别位于所述第二位线的相对两侧。

13、在一些实施例中，多条所述位线呈直线形延伸。

14、在一些实施例中，多条所述有源区呈直线形延伸。

15、在一些实施例中，所述存储单元对还包括间隔设置的第二栅极以及第三栅极，所述第二栅极以及所述第三栅极位于所述沟道区域的一侧且与所述沟道区域重叠；

16、所述存储器阵列还包括：

17、多条第二控制信号线，与所述第二栅极连接；以及

18、多条第三控制信号线，与所述第三栅极连接。

19、在一些实施例中，所述存储器阵列包括：

20、半导体层，所述半导体层包括多条所述有源区；

21、第一导电层，在所述半导体层的厚度方向上所述第一导电层位于所述半导体层的一侧，且所述第一导电层包括多条所述第一控制信号线；

22、第二导电层，在所述半导体层的厚度方向上所述第二导电层位于所述半导体层的一侧，且所述第二导电层包括多条所述位线；

23、其中，在所述半导体层的厚度方向上，所述第一导电层位于所述第二导电层远离所述半导体层的一侧；或，

24、在所述半导体层的厚度方向上，所述第二导电层位于所述第一导电层远离所述半导体层的一侧。

25、第二方面，本申请还提供一种存储器，所述存储器包括上述任意一些实施例的存储器阵列。

26、根据本申请的一些实施例，由于有源区与第一控制信号线之间的夹角大于0度且小于90度，且有源区与位线相交，连接存储单元对与位线时，相关技术中连接存储单元对与位线所需的额外的导电层能被去除，进而简化存储器的制造工艺。

技术特征：

1.一种存储器阵列，其特征在于，包括：

2.根据权利要求1所述的存储器阵列，其特征在于，所述位线与所述第一控制信号线垂直。

3.根据权利要求1所述的存储器阵列，其特征在于，所述位线与所述第一控制信号线之间的夹角为锐角。

4.根据权利要求1所述的存储器阵列，其特征在于，所述位线与所述有源区之间的夹角大于或等于10度且小于或等于90度。

5.根据权利要求1所述的存储器阵列，其特征在于，所述存储单元对包括第一区域、第二区域以及沟道区域，所述沟道区域连接于所述第一区域与所述第二区域之间，所述第一栅极位于所述沟道区域的一侧且与所述沟道区域重叠；

6.根据权利要求1-5任一项所述的存储器阵列，其特征在于，多条所述第一控制信号线沿第一方向延伸且沿第二方向间隔设置，一条所述第一控制信号线与沿所述第一方向设置的多个所述存储单元对连接，所述第一方向与所述第二方向相交；

7.根据权利要求1-5任一项所述的存储器阵列，其特征在于，多条所述位线呈直线形延伸。

8.根据权利要求1-5任一项所述的存储器阵列，其特征在于，多条所述有源区呈直线形延伸。

9.根据权利要求5所述的存储器阵列，其特征在于，所述存储单元对还包括间隔设置的第二栅极以及第三栅极，所述第二栅极以及所述第三栅极位于所述沟道区域的一侧且与所述沟道区域重叠；

10.根据权利要求1-5任一项所述的存储器阵列，其特征在于，所述存储器阵列包括：

11.一种存储器，其特征在于，所述存储器包括如权利要求1-10任一项所述的存储器阵列。

技术总结本申请提供一种存储器阵列及存储器，包括：多条间隔设置的第一控制信号线；多条间隔设置的位线，与多条第一控制信号线相交；以及多条间隔设置的有源区，与第一控制信号线以及位线相交，有源区设置有包括两个存储单元以及第一栅极的存储单元对，两个存储单元共用第一栅极，第一栅极与第一控制信号线连接，一个存储单元对与两条位线连接，有源区与第一控制信号线之间的夹角大于0度且小于90度。技术研发人员：冯骏,李琪,熊涛受保护的技术使用者：兆易创新科技集团股份有限公司技术研发日：20230711技术公布日：2024/2/19