低功耗差分熔丝型存储器及模数转换器的制作方法

本发明涉及集成电路，特别是涉及一种低功耗差分熔丝型存储器及模数转换器。

背景技术：

1、现有高速高精度模数转换器一般采用多级流水线结构设计，cmos工艺流片加工。对模数转换器而言，目前cmos工艺下的晶体管、电阻及电容的加工精度和匹配度最高仅能达到10位精度，为满足更高精度的模数转换器设计要求，需要在转换器设计阶段就充分考虑对误差、匹配等的校正和校正信息的存储。高速高精度模数转换器误差及匹配的校正一般由电路设计者在流片后进行，校正信息确定并固化后无需更改，并要保证长期保存且不能断电丢失，其校正数据量大多在500bits以下。现有半导体存储器中的熔丝型存储器除可满足上述信息存储需求外，还具有兼容标准cmos工艺、无需额外工艺流程、成本低、结构简单且无需复杂辅助电路等特点，因此该存储器比较适合高速高精度模数转换器校正信息的存储。

2、但是，现有的熔丝型存储器存在不少缺陷：

3、1)、编程后的熔丝熔断不充分，导致后续读取电路中熔丝所在部分无法等效于开路，熔丝的阻值为一个中间值而无法趋近于无穷大，对应读取得到的数据信号为一个介于0和1之间的中间值，进而影响所存储校正数据的稳定性；

4、2)、熔丝型存储器仍然会产生一定的静态功耗，无法完全满足模数转换器高可靠性和低功耗的应用需求。

5、因此，目前亟需一种技术方案，以提升熔丝型存储器的数据稳定性并降低熔丝型存储器的静态功耗。

技术实现思路

1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种熔丝型存储技术方案，结合锁存输出模块、差分预编程模块、差分熔丝编程模块及差分编程读取模块设计低功耗差分熔丝型存储器，通过锁存输出模块及差分预编程模块进行预编程，通过锁存输出模块、差分熔丝编程模块及差分编程读取模块进行数据信号的写入、存储及读取，而差分熔丝编程模块包括互补的第一熔丝编程单元和第二熔丝编程单元，在熔丝编程时，第一熔丝编程单元中的第一熔丝和第二熔丝编程单元中的第二熔丝中的一个被编程熔断、另一个未被编程熔断，以互补方式写入编程数据信号，使得后续编程数据信号以互补方式读取，并通过锁存输出模块进行比较及锁存输出，能有效避免编程产生的误差，提升输出的编程数据信号的稳定性，且结构简单、各个模块分时工作，对应静态功耗低。

2、为实现上述目的及其他相关目的，本发明提供的技术方案如下。

3、一种低功耗差分熔丝型存储器，所述低功耗差分熔丝型存储器包括多个差分熔丝型存储单元，每个所述差分熔丝型存储单元用于存储1位数据，所述差分熔丝型存储单元包括：

4、锁存输出模块；

5、差分预编程模块，与所述锁存输出模块连接，在预编程使能信号及预编程数据信号的控制下进行预编程，写入所述预编程数据信号，并通过所述锁存输出模块输出所述预编程数据信号；

6、差分熔丝编程模块，在编程使能信号及编程数据信号的控制下进行熔丝编程，写入所述编程数据信号，所述编程数据信号由多次预编程得到的所述预编程数据信号确定；

7、差分编程读取模块，与所述锁存输出模块及所述差分熔丝编程模块分别连接，在读取控制信号的控制下读取所述编程数据信号，并通过所述锁存输出模块输出所述编程数据信号；

8、其中，所述差分熔丝编程模块包括互补的第一熔丝编程单元和第二熔丝编程单元，所述第一熔丝编程单元包括第一熔丝，所述第二熔丝编程单元包括第二熔丝，在熔丝编程时，所述第一熔丝和所述第二熔丝中的一个被编程熔断、另一个未被编程熔断，以互补方式写入所述编程数据信号，使得后续所述编程数据信号以互补方式读取，并通过所述锁存输出模块进行比较及锁存输出，以提升输出的所述编程数据信号的稳定性。

9、可选地，所述锁存输出模块包括锁存器、第一缓冲器及第二缓冲器，所述锁存器的第一输入输出端接所述第一缓冲器的输入端，所述第一缓冲器的输出端输出数据信号，所述锁存器的第二输入输出端接所述第二缓冲器的输入端，所述第二缓冲器的输出端输出悬空信号，所述数据信号与所述悬空信号在预编程和熔丝编程时互补。

10、可选地，所述锁存器包括第一pmos管、第二pmos管、第三pmos管、第一nmos管、第二nmos管及第三nmos管，所述第一pmos管的源极接电源电压，所述第一pmos管的栅极接第一锁存使能控制信号，所述第一pmos管的漏极接所述第二pmos管的源极及所述第三pmos管的源极，所述第二pmos管的栅极接所述第三pmos管的漏极，所述第二pmos管的漏极接所述第一nmos管的漏极，所述第三pmos管的栅极接所述第二pmos管的漏极，所述第三pmos管的漏极接所述第二nmos管的漏极，所述第一nmos管的栅极接所述第二nmos管的漏极，所述第一nmos管的源极接所述第三nmos管的漏极，所述第二nmos管的栅极接所述第一nmos管的漏极，所述第二nmos管的源极接所述第三nmos管的漏极，所述第三nmos管的栅极接第二锁存使能控制信号，所述第三nmos管的源极接地；

11、其中，所述第二pmos管的漏极作为所述锁存器的第一输入输出端，所述第三pmos管的漏极作为所述锁存器的第二输入输出端，所述第一锁存使能控制信号与所述第二锁存使能控制信号互补。

12、可选地，所述预编程数据信号包括互补的第一预编程数据信号和第二预编程数据信号，所述差分预编程模块包括第一预编程单元及第二预编程单元；

13、所述第一预编程单元包括第四nmos管及第五nmos管，所述第四nmos管的源极接地，所述第四nmos管的栅极接所述预编程使能信号，所述第四nmos管的漏极接所述第五nmos管的源极，所述第五nmos管的栅极接所述第二预编程数据信号，所述第五nmos管的漏极接所述锁存器的第一输入输出端；

14、所述第二预编程单元包括第六nmos管及第七nmos管，所述第六nmos管的源极接地，所述第六nmos管的栅极接所述预编程使能信号，所述第六nmos管的漏极接所述第七nmos管的源极，所述第七nmos管的栅极接所述第一预编程数据信号，所述第七nmos管的漏极接所述锁存器的第二输入输出端。

15、可选地，所述编程数据信号包括互补的第一编程数据信号和第二编程数据信号；

16、所述第一熔丝编程单元包括所述第一熔丝、第一逻辑与门、第八nmos管及第九nmos管，所述第一熔丝的第一端接编程电压，所述第一熔丝的第二端接所述第八nmos管的漏极，所述第八nmos管的栅极接所述第九nmos管的漏极，所述第八nmos管的源极接地，所述第九nmos管的栅极接电源电压，所述第九nmos管的源极接地，所述第八nmos管的栅极还接所述第一逻辑与门的输出端，所述第一逻辑与门的第一输入端接所述第一编程数据信号，所述第一逻辑与门的第二输入端接所述编程使能信号；

17、所述第二熔丝编程单元包括所述第二熔丝、第二逻辑与门、第十nmos管及第十一nmos管，所述第二熔丝的第一端接所述编程电压，所述第二熔丝的第二端接所述第十nmos管的漏极，所述第十nmos管的栅极接所述第十一nmos管的漏极，所述第十nmos管的源极接地，所述第十一nmos管的栅极接所述电源电压，所述第十一nmos管的源极接地，所述第十nmos管的栅极还接所述第二逻辑与门的输出端，所述第二逻辑与门的第一输入端接所述第二编程数据信号，所述第二逻辑与门的第二输入端接所述编程使能信号。

18、可选地，所述第九nmos管及所述第十一nmos管均为倒比管。

19、可选地，所述读取控制信号包括互补的第一读取控制信号和第二读取控制信号，所述差分编程读取模块包括第一编程读取单元及第二编程读取单元；

20、所述第一编程读取单元包括第十二nmos管及第四pmos管，所述第十二nmos管的源极接所述第一熔丝的第二端，所述第十二nmos管的栅极接所述第一读取控制信号，所述第十二nmos管的漏极接所述第四pmos管的漏极，所述第四pmos管的栅极接所述第二读取控制信号，所述第四pmos管的源极接所述电源电压，且所述第四pmos管的漏极接所述锁存器的第一输入输出端；

21、所述第二编程读取单元包括第十三nmos管及第五pmos管，所述第十三nmos管的源极接所述第二熔丝的第二端，所述第十三nmos管的栅极接所述第一读取控制信号，所述第十三nmos管的漏极接所述第五pmos管的漏极，所述第五pmos管的栅极接所述第二读取控制信号，所述第五pmos管的源极接所述电源电压，且所述第五pmos管的漏极接所述锁存器的第二输入输出端。

22、可选地，所述差分熔丝型存储单元还包括编程电压产生模块，所述编程电压产生模块根据所述编程使能信号及所述电源电压产生所述编程电压。

23、可选地，所述编程电压产生模块包括第十四nmos管、第十五nmos管及第六pmos管、第三缓冲器及电阻，所述第十四nmos管的源极接地，所述第十四nmos管的栅极接所述第三缓冲器的输出端，所述第三缓冲器的输入端接所述编程使能信号，所述第十四nmos管的漏极经串接的所述电阻后接所述电源电压，所述第十五nmos管的源极接地，所述第十五nmos管的栅极接所述第十四nmos管的漏极，所述第十五nmos管的漏极输出所述编程电压，所述第六pmos管的源极接所述电源电压，所述第六pmos管的栅极接所述第十四nmos管的漏极，所述第六pmos管的漏极接所述第十五nmos管的漏极。

24、可选地，当所述低功耗差分熔丝型存储器处于除了熔丝编程之外的其他状态时，所述编程使能信号置为逻辑低电平，所述编程电压被下拉到地；当所述低功耗差分熔丝型存储器处于熔丝编程状态时，所述编程使能信号置为逻辑高电平，所述编程电压被上拉到所述电源电压。

25、一种模数转换器，包括如上述中任一项所述的低功耗差分熔丝型存储器。

26、如上所述，本发明提供的低功耗差分熔丝型存储器及模数转换器，至少具有以下有益效果：

27、结合锁存输出模块、差分预编程模块、差分熔丝编程模块及差分编程读取模块设计低功耗差分熔丝型存储器中的每个差分熔丝型存储单元，在每个差分熔丝型存储单元中，通过锁存输出模块及差分预编程模块进行预编程，通过锁存输出模块、差分熔丝编程模块及差分编程读取模块进行数据信号的写入、存储及读取，而差分熔丝编程模块包括互补的第一熔丝编程单元和第二熔丝编程单元，在熔丝编程时，第一熔丝编程单元中的第一熔丝和第二熔丝编程单元中的第二熔丝中的一个被编程熔断、另一个未被编程熔断，以互补方式写入编程数据信号，使得后续编程数据信号以互补方式读取，并通过锁存输出模块进行比较及锁存输出，能有效纠正编程产生的误差，提升输出的编程数据信号的稳定性，且结构简单、各个模块分时工作，对应静态功耗低。