存储器件和用于形成存储器件的方法与流程

本公开涉及存储器件及其制造方法。通过改进工艺技术、电路设计、编程算法和制造工艺，平面存储单元(memorycell)可以缩小到更小的大小。然而，随着存储单元的特征大小接近下限，平面工艺和制造技术变得具有挑战性和昂贵。因此，针对平面存储单元的存储密度接近上限。三维(three-dimensional，3d)存储器架构可以解决平面存储单元的密度限制。该3d存储器架构包括存储阵列和用于促进该存储阵列的操作的外围电路。

背景技术：

技术实现思路

1、在一方面，公开了一种存储器件。所述存储器件包括存储阵列和耦合到所述存储阵列的外围电路。所述存储阵列包括：垂直晶体管，所述垂直晶体管具有第一端子和第二端子；储存单元(storage unit)，所述储存单元具有与所述垂直晶体管的所述第一端子耦合的第一端；以及位线，所述位线与所述垂直晶体管的所述第二端子耦合。所述垂直晶体管包括沿第一方向延伸的半导体基体以及耦合到所述半导体基体的至少一侧的栅极结构。所述垂直晶体管沿所述第一方向被设置在所述位线和所述储存单元之间。

2、在一些实现方式中，所述储存单元的第二端与所述外围电路耦合。

3、在一些实现方式中，所述储存单元沿所述第一方向被设置在所述垂直晶体管和所述外围电路之间。

4、在一些实现方式中，所述存储器件还包括：键合界面，所述键合界面被设置在所述存储阵列和所述外围电路之间。

5、在一些实现方式中，所述存储阵列还包括：第一重布线层，所述第一重布线层被设置在所述存储阵列的第一侧；以及第二重布线层，所述第二重布线层被设置在所述存储阵列的与所述第一侧相对的第二侧。

6、在一些实现方式中，所述位线通过第一接触结构耦合到所述第一重布线层，并且所述存储阵列的字线通过第二接触部耦合到所述第二重布线层。

7、在一些实现方式中，所述存储阵列还包括：第三重布线层，所述第三重布线层被设置在所述存储阵列的所述第一侧。所述位线通过第一接触结构耦合到所述第一重布线层，并且所述存储阵列的字线通过第二接触部耦合到所述第三重布线层。

8、在一些实现方式中，所述存储阵列的字线通过第一接触结构耦合到所述第一重布线层，并且所述位线通过第二接触部耦合到所述第二重布线层。

9、在一些实现方式中，所述位线通过第一接触结构耦合到所述第二重布线层，并且所述第一重布线层通过第三接触部耦合到所述第二重布线层。

10、在一些实现方式中，所述储存单元的第二端耦合到第四重布线层，所述第四重布线层被设置在所述存储阵列的所述第一侧。

11、在一些实现方式中，所述存储阵列的所述第一侧与所述键合界面接触。

12、在一些实现方式中，所述存储阵列在所述存储器件的平面视图中至少部分地与所述外围电路重叠。

13、在一些实现方式中，所述位线沿垂直于所述第一方向的第二方向延伸，并且所述字线沿垂直于所述第一方向和所述第二方向的第三方向延伸。

14、在一些实现方式中，所述存储器件包括多条位线和多条字线，所述多条位线中的奇数位线和所述多条位线中的偶数位线在所述存储器件的平面视图中沿所述第二方向在相对的两侧引出，并且所述多条字线中的奇数字线和所述多条字线中的偶数字线在所述存储器件的所述平面视图中沿所述第三方向在相对的两侧引出。

15、在另一方面，公开了一种存储器件。所述存储器件包括存储阵列和耦合到所述存储阵列的外围电路。所述存储阵列包括：垂直晶体管，所述垂直晶体管具有第一端子和第二端子；储存单元，所述储存单元具有与所述垂直晶体管的所述第一端子耦合的第一端；位线，所述位线与所述垂直晶体管的所述第二端子耦合；第一重布线层，所述第一重布线层被设置在所述存储阵列的第一侧；以及第二重布线层，所述第二重布线层被设置在所述存储阵列的与所述第一侧相对的第二侧。所述垂直晶体管、所述储存单元和所述位线被设置在所述第一重布线层和所述第二重布线层之间。

16、在一些实现方式中，所述位线通过第一接触结构耦合到所述第一重布线层，并且所述存储阵列的字线通过第二接触部耦合到所述第二重布线层。

17、在一些实现方式中，所述位线通过第一接触结构耦合到所述第一重布线层，并且所述存储阵列的字线通过第二接触部耦合到第三重布线层，所述第三重布线层被设置在所述存储阵列的所述第一侧。

18、在一些实现方式中，所述存储阵列的字线通过第一接触结构耦合到所述第一重布线层，并且所述位线通过第二接触部耦合到所述第二重布线层。

19、在一些实现方式中，所述位线通过第一接触结构耦合到所述第二重布线层，并且所述存储阵列的字线通过第二接触部耦合到第四重布线层，所述第四重布线层被设置在所述存储阵列的所述第二侧。

20、在一些实现方式中，所述垂直晶体管包括沿第一方向延伸的半导体基体以及耦合到所述半导体基体的至少一侧的栅极结构。

21、在一些实现方式中，所述存储阵列沿所述第一方向被设置在所述位线和所述储存单元之间。

22、在一些实现方式中，所述第一重布线层与所述外围电路耦合。

23、在一些实现方式中，焊盘引出结构是在所述存储阵列的所述第二侧形成的。

24、在一些实现方式中，所述存储阵列在所述存储器件的平面视图中至少部分地与所述外围电路重叠。

25、在另一方面，公开了一种用于形成存储器件的方法。通过在第一衬底上形成垂直晶体管、在所述垂直晶体管的第一端上形成储存单元、以及在所述储存单元上形成第一重布线层来形成存储阵列。在第二衬底上形成外围电路。将所述存储阵列和所述外围电路键合。移除所述第一衬底。在与所述第一重布线层耦合的所述垂直晶体管的第二端上形成位线。

26、在一些实现方式中，在所述第一衬底中沿第一方向形成第一沟槽，并且使所述第一沟槽沿垂直于所述第一方向的第二方向延伸。在所述第一沟槽中形成第一沟槽隔离。在所述第一衬底中沿所述第一方向形成第二沟槽，并且使所述第二沟槽沿垂直于所述第一方向和所述第二方向的第三方向延伸。在所述第二沟槽中形成栅极结构。

27、在一些实现方式中，在形成所述第二沟槽之后，形成半导体基体，所述半导体基体在所述第二沟槽和所述第一沟槽隔离之间沿所述第一方向延伸。

28、在一些实现方式中，在所述半导体基体的第一端处形成第一端子；以及在所述第一端子上形成所述储存单元。

29、在一些实现方式中，在所述半导体基体的第二端处形成第二端子。在所述第二端子上形成所述位线；以及将所述位线与所述第一重布线层耦合。

30、在一些实现方式中，形成与所述第一重布线层和所述位线接触的第一接触结构；形成与所述栅极结构接触的第二接触结构；形成与所述第一重布线层接触的第三接触结构；以及形成与所述第二接触结构和所述第三接触结构接触的第二重布线层。

31、在一些实现方式中，形成与所述第一重布线层和所述位线接触的第一接触结构；以及形成与所述第一重布线层和所述栅极结构接触的第二接触结构。

32、在一些实现方式中，形成与所述第一重布线层和所述栅极结构接触的第一接触结构；形成与所述位线接触的第二接触结构；形成与所述第一重布线层接触的第三接触结构；以及形成与所述第二接触结构和所述第三接触结构接触的第二重布线层。

33、在一些实现方式中，形成与所述第一重布线层接触的第一接触结构；形成与所述栅极结构接触的第二接触结构；形成与所述第一重布线层接触的第三接触结构；以及形成连接所述第一接触结构与所述位线并且连接所述第二接触结构与所述第三接触结构的第二重布线层。