分区存储器架构和将架构重复地用于多个存储器内处理层的方法与流程

本发明涉及存储器内处理(in-memory processing)，更具体地涉及用于存储器内处理的存储器架构及操作方法。

背景技术：

1、各种处理应用(例如，图像处理应用、语音处理应用或其他机器学习(ml)或人工智能(ai)处理)采用认知计算，特别是神经网络(nn)(例如，用于识别和分类)。本领域技术人员将认识到，nn是深度学习算法，其中算法中执行的约90％的计算是乘积累加(mac)运算。例如，在用于图像处理的nn中，各种mac运算用于计算输入(也称为激活)(其为感受野(receptive field)中像素的识别强度值)与跟感受野大小相同的滤波器矩阵(也称为核(kernel))的权重的乘积，并进一步计算乘积的和。这些计算被称为点积计算。历史上，软件解决方案(software solution)被用来计算nn。最近，具有硬件实现的nn的处理器，特别是具有存储器实现的nn的处理器已经被开发出来，以提高处理速度。然而，这种存储器实现的nn通常需要大的存储器基元(memory cell)阵列(即，具有大量行和列的存储器基元的阵列)来实现，并且随着这种nn的复杂性增加，阵列的大小也增加。不幸的是，阵列大小的这种增加会导致跨阵列的局部电压(“ir”)降的增加，从而导致处理错误。此外，设计者必须平衡增加吞吐量的需求和减少面积消耗的需求。

技术实现思路

1、所公开的结构的实施例可包括按行和列排列的存储器的阵列。每个存储体可以包括存储体输入节点、位线和在单个列中排列并分别连接到存储体输入节点且连接到位线的多个基元(cell)。每个基元可以包括连接到对应的存储体输入节点的基元输入节点和连接到位线的基元输出节点。每个基元还可以包括多个开关和多个存储器元件，特别地，包括多个可单独选择的单电阻器存储器元件。具体地，每个存储器元件可以包括：单个可编程电阻器，其具有可通过对应的开关对连接到基元输入节点(并由此连接到对应的存储体输入节点)和基元输出节点(并由此连接到位线)的相对末端端子。此外，在存储体的阵列中，每行存储体将包括初始存储体(即，该行中的第一个存储体)，并且该初始存储体可以包括连接在存储体输入节点和基元之间的放大器以及连接到存储体输入节点的跟踪和保持器件(th)。当这种结构被用于存储器内处理时，这些th和每个基元中的可单独选择的存储器元件便于结构重复利用(本文中也称为构造重复利用(fabric reuse))，其中由用于处理层的序列(series)中的一个处理层的结构生成的输出可以被反馈到同一结构中作为用于下一个处理层的输入。

2、所公开的结构的其他实施例可包括按行和列排列的存储体的阵列。每个存储体可以包括存储体输入节点、第一位线、第二位线和多个基元，所述多个基元在单个列中排列并分别连接到存储体输入节点且连接到第一位线和第二位线。每个基元可以包括连接到对应的存储体输入节点的第一基元输入节点、连接到第一位线的第一基元输出节点、连接到对应的存储体输入节点的第二基元输入节点，以及连接到第二位线的第二基元输出节点。每个基元还可以包括第一开关、第二开关和多个存储器元件，特别地，包括多个可单独选择的双电阻器存储器元件。具体地，每个存储器元件可以包括第一可编程电阻器和第二可编程电阻器。第一可编程电阻器可以具有可通过第一开关连接到第一基元输入节点(并由此连接到对应的存储体输入节点)以及进一步连接到第一基元输出节点(并由此连接到第一位线)的第一相对末端端子。第二可编程电阻器可以具有连接到第二基元输入节点(并由此连接到对应的存储体输入节点)并且可通过第二开关连接到第二基元输出节点(并由此连接到第二位线)的第二相对末端端子。此外，在存储体的阵列中，每行存储体将包括初始存储体(即，该行中的第一个存储体)，并且该初始存储体可以包括连接在存储体输入节点和基元之间的放大器以及连接到存储体输入节点的跟踪和保持器件(th)。当这种结构被用于存储器内处理时，每个基元中的th和可单独选择的存储器元件便于结构重复利用(本文中也称为构造重复利用)，其中由用于处理层的序列中的一个处理层的结构生成的输出可以被反馈到同一结构中作为用于下一个处理层的输入。

技术特征：

1.一种结构，包括：

2.根据权利要求1所述的结构，

3.根据权利要求1所述的结构，其中，每个存储体还包括：反馈缓冲电路，其连接到所述位线以将所述位线偏置到虚拟地电压。

4.根据权利要求1所述的结构，

5.根据权利要求4所述的结构，

6.根据权利要求4所述的结构，还包括：

7.根据权利要求1所述的结构，

8.根据权利要求7所述的结构，还包括分别用于所述列的电流-电压转换器，其中，用于每列的每个电流-电压转换器连接到用于该列的所述列互连线，从所述列互连线接收等于所述缓冲的存储体特定的输出电流之和的列特定的输出电流，以及输出取决于所述列特定的输出电流的列特定的模拟输出电压。

9.根据权利要求8所述的结构，其中，所述列特定的模拟输出电压表示点积计算的解。

10.根据权利要求1所述的结构，其中，每个存储器元件的所述可编程电阻器包括电阻式随机存取存储器型电阻器、相变存储器型电阻器和磁隧道结型电阻器中的任何一者。

11.一种结构，包括：

12.根据权利要求11所述的结构，

13.根据权利要求11所述的结构，其中，每个存储体还包括：第一反馈缓冲电路，其连接到所述第一位线以将所述第一位线偏置到虚拟地电压；以及第二反馈缓冲电路，其连接到所述第二位线以将所述第二位线偏置到所述虚拟地电压。

14.根据权利要求11所述的结构，

15.根据权利要求14所述的结构，其中，每个放大器接收所述存储电压作为输入电压，将虚拟地电压加到所述输入电压，以及输出等于所述输入电压和所述虚拟地电压之和的电平移位输入电压。

16.根据权利要求15所述的结构，还包括：

17.根据权利要求11所述的结构，

18.根据权利要求17所述的结构，还包括分别用于所述列的减法器，其中，用于每列的每个减法器连接到用于该列的所述列互连线的所述对，从所述对中的所述第一列互连线接收等于来自该列中的所述存储体的所述缓冲的存储体特定的第一输出电流之和的列特定的第一输出电流，从所述对中的所述第二列互连线接收等于来自该列中的所述存储体的所述缓冲的存储体特定的第二输出电流之和的列特定的第二输出电流，以及基于所述列特定的第一输出电流和所述列特定的第二输出电流之差来输出列特定的模拟输出电压。

19.根据权利要求18所述的结构，其中，所述列特定的模拟输出电压表示点积计算的解。

20.根据权利要求11所述的结构，其中，每个存储器元件的所述第一可编程电阻器和所述第二可编程电阻器包括电阻式随机存取存储器型电阻器、相变存储器型电阻器和磁隧道结型电阻器中的任何一者。

技术总结本公开涉及分区存储器架构和将架构重复地用于多个存储器内处理层的方法。用于存储器内处理的结构包括按列和行排列的存储体，每个存储体具有存储体输入节点、至少一个位线和在列中排列并分别连接到对应的存储体输入节点且连接到位线的基元。每个基元包括层特定的存储器元件，其可单独编程以存储层特定的权重值且可单独连接到(例如，通过开关)对应的存储体输入节点和位线。每行中的初始存储体还包括连接到存储体输入节点的跟踪和保持器件TH。对于存储器内处理的每次迭代，来自一个处理层的输出被反馈到预先指定的TH以用作下一个处理层的输入，基元中适当的层特定的存储器元件连接到对应的存储体输入节点和位线，并且生成用于下一个处理层的输出。技术研发人员：V·P·戈皮纳特,P·帕瓦朗德受保护的技术使用者：格芯（美国）集成电路科技有限公司技术研发日：技术公布日：2024/4/17