ZQ校准电路、ZQ校准电路的操作方法和半导体存储器装置与流程

本发明构思的公开涉及电子装置，更具体地，涉及针对每个循环使用不同的参考电压执行zq校准的zq校准电路、该zq校准电路的操作方法和半导体存储器装置。

背景技术：

1、半导体存储器被广泛地用于在诸如计算机、无线通信装置等的各种电子装置中存储数据。为了访问存储在半导体存储器中的数据，可以读取或检测半导体存储器的至少一个存储状态。为了存储数据，装置中的组件可以对半导体存储器的状态进行写入或编程。

2、在大多数情况下，半导体存储器通过输入焊盘从外部接收各种信号，并通过输出焊盘将内部信号发送到外部。为了最小化由于电子装置的增加的操作速度而导致的信号传输所需的延迟时间，在半导体存储器之间发送和接收的信号的摆动宽度已经逐渐减小。然而，由于信号的摆动宽度减小，外部噪声的影响增大，并且由阻抗失配造成的信号反射在接口中变得严重。当发生阻抗失配时，很难以高速传送数据，并且从半导体存储器输出的数据可能失真。

3、需要高速操作的半导体存储器在芯片内部的焊盘附近采用被称为片上终端电路的阻抗匹配电路。阻抗匹配电路可以通过执行zq校准来匹配阻抗。zq校准是产生随着工艺、电压和温度(pvt)条件改变而改变的上拉码和下拉码的过程。通过作为zq校准的结果而产生的代码调整片上终端装置的电阻值。通常，在一个循环期间基于一个参考电压执行zq校准。然而，在诸如脉冲幅度调制(pam)-3和pam-4的脉冲调制方法中，存在半导体存储器的数据驱动器的阻抗随着信号电平或电压的改变而改变的情况。因此，产生用于阻抗的精确匹配的上拉码和下拉码是重要的。

技术实现思路

1、本发明构思的公开提供了zq校准电路、该zq校准电路的操作方法和半导体存储器装置，该zq校准电路包括根据晶体管的漏源电压(例如，vds)的电平的变化来补偿阻抗的变化的附加的下拉电路。

2、根据本发明构思的一方面，提供了一种包括在半导体存储器装置中的zq校准电路，该zq校准电路包括：参考电压选择器，其被配置为响应于选择信号，输出从基于第一电源电压和第二电源电压产生的第一参考电压和第二参考电压中选择的参考电压；zq引擎，其被配置为基于选择的参考电压来产生上拉码和下拉码；以及循环选择器，其被配置为根据上拉码和下拉码中的每一个是否切换来输出选择信号。第一参考电压和第二参考电压的电平彼此不同，小于第一电源电压的电平，并且大于第二电源电压的电平。

3、根据本发明构思的另一方面，提供了一种半导体存储器装置，该半导体存储器装置包括：zq焊盘；dq焊盘；zq校准电路，其被配置为通过使用连接到zq焊盘的zq电阻器来执行zq校准操作，并且产生zq码；以及dq驱动器，其被配置为基于zq码来确定dq焊盘的终端电阻值。zq校准电路包括：参考电压选择器，其被配置为响应于选择信号，输出从基于第一电源电压和第二电源电压产生的第一参考电压和第二参考电压中选择的参考电压；zq引擎，其被配置为基于选择的参考电压产生zq码的上拉码和zq码的下拉码；以及循环选择器，其被配置为根据上拉码和下拉码中的每一个是否切换来输出选择信号。第一参考电压和第二参考电压的电平彼此不同，小于第一电源电压的电平，并且大于第二电源电压的电平。

4、根据本发明构思的另一方面，提供了一种zq校准电路的操作方法，该zq校准电路的操作方法包括：基于第一电源电压和第二电源电压产生第一参考电压和第二参考电压；根据选择信号从第一参考电压和第二参考电压中选择参考电压；基于选择的参考电压产生上拉码和下拉码；以及根据上拉码和下拉码中的每一个是否切换来产生选择信号。第一参考电压和第二参考电压的电平彼此不同，小于第一电源电压的电平，并且大于第二电源电压的电平。

技术特征：

1.一种zq校准电路，所述zq校准电路被包括在半导体存储器装置中，所述zq校准电路包括：

2.根据权利要求1所述的zq校准电路，其中，所述zq校准电路被配置为在第一循环期间和所述第一循环之后的第二循环期间执行zq校准操作，并且

3.根据权利要求1所述的zq校准电路，其中，所述zq引擎包括：

4.根据权利要求3所述的zq校准电路，其中，所述第一上拉电路包括：

5.根据权利要求3所述的zq校准电路，其中，所述第二上拉电路包括：

6.根据权利要求3所述的zq校准电路，其中，所述第一下拉电路包括：

7.根据权利要求3所述的zq校准电路，其中，所述第二下拉电路包括：

8.根据权利要求3所述的zq校准电路，其中：

9.根据权利要求1所述的zq校准电路，其中：

10.一种半导体存储器装置，包括：

11.根据权利要求10所述的半导体存储器装置，其中，所述zq校准电路被配置为在第一循环期间和所述第一循环之后的第二循环期间执行zq校准操作，并且

12.根据权利要求10所述的半导体存储器装置，其中所述zq引擎包括：

13.根据权利要求12所述的半导体存储器装置，其中，所述第一上拉电路包括：

14.根据权利要求12所述的半导体存储器装置，其中，所述第二上拉电路包括

15.根据权利要求12所述的半导体存储器装置，其中，所述第一下拉电路包括

16.根据权利要求12所述的半导体存储器装置，其中，所述第二下拉电路包括

17.根据权利要求12所述的半导体存储器装置，其中，所述dq驱动器包括：

18.根据权利要求17所述的半导体存储器装置，其中：

19.根据权利要求18所述的半导体存储器装置，其中：

20.一种zq校准电路的操作方法，所述操作方法包括：

技术总结提供了ZQ校准电路、半导体存储器装置、以及ZQ校准电路的操作方法。包括在半导体存储器装置中的ZQ校准电路包括：参考电压选择器，其被配置为响应于选择信号，输出从基于第一电源电压和第二电源电压产生的第一参考电压和第二参考电压中选择的参考电压；ZQ引擎，其被配置为基于选择的参考电压产生上拉码和下拉码；以及循环选择器，其被配置为根据上拉码和下拉码中的每一个是否切换来输出选择信号。第一参考电压和第二参考电压的电平彼此不同，小于第一电源电压的电平，并且大于第二电源电压的电平。技术研发人员：安东建,白济赫,赵成龙,崔雯喆受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/4/17