主机命令的逻辑地址区间搜索方法及装置与流程

本发明涉及存储装置，特别涉及一种主机命令的逻辑地址区间搜索方法及装置。

背景技术：

1、闪存通常分为nor闪存与nand闪存。nor闪存为随机存取装置，中央处理器(host)可于地址引脚上提供任何存取nor闪存的地址，并及时地从nor闪存的数据引脚上获得存储于该地址上的数据。相反地，nand闪存并非随机存取，而是串行存取。nand闪存无法像nor闪存一样，可以存取任何随机地址，中央处理器反而需要写入串行的组字节(bytes)的值到nand闪存中，用于定义请求命令(command)的类型(如，读取、写入、擦除等)，以及用在此命令上的地址。地址可指向一个页面(闪存中写入操作的最小数据块)或一个区块(闪存中擦除操作的最小数据块)。

2、然而，在实际更新闪存模块中存储的数据之前，欲循序写入的数据可先暂存在闪存控制器中的随机存取存储器一段时间。暂存的数据可能会被后续的主机读取命令所读取。如果能够直接从随机存取存储器读取暂存的数据并回复主机端，而不是通过闪存接口从闪存模块执行实际的读取操作，将缩短主机读取命令的执行时间。或者，暂存的数据可能会被后续的主机数据更新命令(例如，写入命令、抹除命令、丢弃命令等)所覆写。如果能够直接更新随机存取存储器暂存的命中数据，将缩短主机数据更新命令的执行时间。本发明提出一种主机命令的逻辑地址区间搜索方法及装置，用于决定后续主机命令的地址区间是否命中暂存数据的逻辑地址区间，从而缩短主机命令的执行时间。

技术实现思路

1、有鉴于此，如何减轻或消除上述相关领域的缺陷，实为有待解决的问题。

2、本发明涉及一种主机命令的地址区间搜索方法，包含：输入第一逻辑地址区间，包含第一开始逻辑地址至第一结束逻辑地址；输入第二逻辑地址区间，包含第二开始逻辑地址至第二结束逻辑地址；当第一比较器检测到第一结束逻辑地址不小于第二开始逻辑地址时，输出逻辑“0”给或非门；当第二比较器检测到第二结束逻辑地址不小于第一开始逻辑地址时，输出逻辑“0”给所述或非门；以及当或非门从第一比较器和第二比较器都接收到逻辑“0”时，输出逻辑“1”给匹配寄存器，用以通知处理单元第一逻辑地址区间的全部或者一部分数据暂存于随机存取存储器，并且输出逻辑“1”给输出电路，用以让输出电路输出随机存取存储器中存储第二逻辑地址区间的存储器地址至结果地址寄存器。

3、第二逻辑地址区间的待写入数据暂存在随机存取存储器，并且尚未写入到闪存模块。

4、本发明还涉及一种主机命令的地址区间搜索装置，包含：第二开始寄存器；第二结束寄存器；第一比较器；第二比较器；或非门；和输出电路。第二开始寄存器存储第二开始逻辑地址，并且第二结束寄存器存储第二结束逻辑地址。第一比较器包含第一输入端、第二输入端和第一输出端，第一输入端耦接第一结束寄存器，第二输入端耦接第二开始寄存器，并且第一输出端设置以当第一结束寄存器中存储的第一结束逻辑地址不小于第二开始逻辑地址时，输出逻辑“0”给或非门。第二比较器包含第三输入端、第四输入端和第二输出端，第三输入端耦接第二结束寄存器，第四输入端耦接第一开始寄存器，并且第二输出端设置以当第二结束逻辑地址不小于第一开始寄存器中存储的第一开始逻辑地址时，输出逻辑“0”给或非门。或非门包含第五输入端、第六输入端和第三输出端，第五输入端耦接第一输出端，第六输入端耦接第二输出端，第三输出端设置以当第五输入端和第六输入端都接收到逻辑“0”时，输出逻辑“1”给匹配寄存器，并且输出逻辑“1”给输出电路。输出电路设置以当从或非门接收到逻辑“1”时，输出随机存取存储器中存储第二逻辑地址区间的存储器地址至结果地址寄存器，其中，第二逻辑地址区间包含第二开始逻辑地址至第二结束逻辑地址。

5、上述实施例的优点之一，通过如上所述的专属搜索引擎的设置，让处理单元可将需要大量比对的逻辑地址区间的搜索任务交给搜索引擎执行，而将其运算资源提供给其他的任务，从而提升存储装置的整体效能。

6、本发明的其他优点将配合以下的说明和附图进行更详细的解说。

技术特征：

1.一种主机命令的逻辑地址区间搜索装置，其特征在于，包含：

2.如权利要求1所述的主机命令的逻辑地址区间搜索装置，其特征在于，包含：

3.如权利要求2所述的主机命令的逻辑地址区间搜索装置，其特征在于，当所述匹配寄存器存储逻辑“0”时，表示所述第一逻辑地址区间的数据没有暂存在所述随机存取存储器：以及当所述匹配寄存器存储逻辑“1”时，表示所述第一逻辑地址区间的全部或者部分数据暂存在所述随机存取存储器。

4.如权利要求2所述的主机命令的逻辑地址区间搜索装置，其特征在于，包含：

5.如权利要求4所述的主机命令的逻辑地址区间搜索装置，其特征在于，包含：

6.如权利要求1所述的主机命令的逻辑地址区间搜索装置，其特征在于，处理单元于执行主机命令时存储所述第一开始逻辑地址到所述第一开始寄存器，以及存储所述第一结束逻辑地址到所述第一结束寄存器，其中，第一逻辑地址区间包含所述第一开始逻辑地址至所述第一结束逻辑地址。

7.如权利要求4所述的主机命令的逻辑地址区间搜索装置，其特征在于，包含：

8.如权利要求1所述的主机命令的逻辑地址区间搜索装置，其特征在于，包含：

9.一种主机命令的逻辑地址区间搜索方法，其特征在于，包含：

10.如权利要求9所述的主机命令的逻辑地址区间搜索方法，其特征在于，当所述匹配寄存器存储逻辑“0”时，表示所述第一逻辑地址区间的数据没有暂存在所述随机存取存储器：以及当所述匹配寄存器存储逻辑“1”时，表示所述第一逻辑地址区间的全部或者部分数据暂存在所述随机存取存储器。

11.如权利要求9所述的主机命令的逻辑地址区间搜索方法，其特征在于，所述第二逻辑地址区间的所述待写入数据暂存在所述随机存取存储器中的数据缓存器。

12.如权利要求9所述的主机命令的逻辑地址区间搜索方法，其特征在于，所述第二逻辑地址区间存储在所述随机存取存储器中的循序写入队列的项目。

技术总结本发明涉及一种主机命令的逻辑地址区间搜索的方法及装置，其中该方法包含：输入第一逻辑地址区间，包含第一开始逻辑地址至第一结束逻辑地址；输入第二逻辑地址区间，包含第二开始逻辑地址至第二结束逻辑地址；当第一比较器检测到第一结束逻辑地址不小于第二开始逻辑地址时，输出逻辑“0”给或非门；当第二比较器检测到第二结束逻辑地址不小于第一开始逻辑地址时，输出逻辑“0”给所述或非门；以及当或非门从第一比较器和第二比较器都接收到逻辑“0”时，输出逻辑“1”给匹配寄存器，并且输出逻辑“1”给输出电路。技术研发人员：陈骏瑜受保护的技术使用者：慧荣科技股份有限公司技术研发日：技术公布日：2024/5/27