一种存储器测试分组与调度的方法及系统

本发明属于集成电路可测性设计，尤其是一种存储器测试分组与调度的方法及系统。

背景技术：

1、在大规模芯片中，广泛分布着大大小小不同功能，不同端口的存储器单元。而存储器单元的可测性问题是数字电路dft设计中的重要内容。目前工业界通常采用mbist（memory build in self test）存储器内建自测试的方式，对这些存储单元进行有效测试。mbist的电路一般包含一个控制器和对应的存储器接口。控制器负责按照测试算法产生对应的测试地址、测试数据、读写控制及其它存储器功能控制信号，并将这些信号传递给存储器接口；控制器也负责接收存储器的输出数据的反馈，对输出数据进行比对。

2、由于dft插入的电路（包括mbist控制器以及与控制器连接的测试网络）属于辅助测试电路，所以理论上，在满足测试覆盖要求的前提下，这些电路在设计中使用得越少越好。使用越少，占用的额外芯片面积越少。结构明确后，dft工程师在进行mbist设计时思考的主要问题是：如何对分散在芯片上的这些存储单元进行有效规划和分组。在实际的芯片设计工程项目中，存储器测试分组受到众多约束条件的制约，难以获得一个较优的分组结果，同时，由于测试时间直接影响着测试成本，因此如何对测试顺序进行调度也是亟待解决的难题。

技术实现思路

1、发明目的：本发明的目的是提供一种存储器测试分组与调度的方法及系统，通过对存储器进行分类和分组后，使用dqn强化学习网络提高存储器测试的效率，解决传统eda工具mbist分组测试电路占比高、测试时间长的问题。

2、技术方案：本发明所述的存储器测试分组与调度的方法，包括如下步骤：

3、根据存储器的约束条件对存储器进行分类，对于每一类存储器按照存储器之间的位置距离或存储器的层级限制进行分组，测试时每组存储器共享同一个控制器；

4、使用强化学习模型对所有存储器进行测试调度，得到最优测试时间下所有存储器的串并行测试方案；所述强化学习模型根据存储器的测试功耗和测试时间设置奖励函数。

5、进一步地，所述使用强化学习模型对所有存储器进行测试调度之前还包括将存储器进行图形化，所述图形化为将每个存储器表示为一个矩形，矩形的边长代表该存储器的测试时间和测试功耗；强化学习模型通过优化所有矩形在平面矩形容器中的摆放状态，得到每个存储器的串并行测试方案，所述平面矩形容器的边长限制了最大测试时间及测试功耗上限。

6、进一步地，每个存储器对应的矩形，水平方向的长度代表测试时间，垂直方向的长度代表测试功耗；平面矩形容器水平方向的长度代表最大测试时间，垂直方向的长度代表测试功耗上限；在平面矩形容器中，矩形左对齐摆放代表并行测试，水平摆放的顺序代表串行测试的测试步骤。

7、在垂直方向的测试功耗上限下，对矩形进行规划排列，水平占用距离越少代表测试功耗上限约束下，测试时间越短，即完成测试调度。

8、进一步地，所述强化学习模型的输入为（st，st+1，at，rt），st为当前平面矩形容器中的矩形摆放状态，st+1为下一时刻平面矩形容器中的矩形摆放状态，at为当前的摆放动作，rt为摆放每一个矩形的累计奖励值；所述强化学习模型通过循环依次处理每一个矩形，选择具有最高q值的摆放动作作为当前矩形摆放状态下的最优动作，得到每个矩形在平面矩形容器中的最优的摆放状态。

9、进一步地，所述强化学习模型中的奖励函数为；其中，r为奖励值，l为最大测试时间，w为测试功耗上限，k为权重，l'为平面矩形容器中当前矩形摆放的有效长度。

10、进一步地，所述强化学习模型为dqn模型，包括两个相同结构的卷积神经网络，分别用于进行动作选择和q值计算；每个卷积神经网络包括输入层、卷积层、relu激活函数、池化层、全连接层和输出层。

11、进一步地，所述根据存储器的约束条件包括：存储器的时钟域、存储器类型、电源域、地址位宽、测试算法、逻辑端口、是否有冗余存储单元；具有相同约束条件的存储器分为一类。

12、进一步地，按照存储器之间的位置距离进行分组的方法包括：

13、（8.1）对于每一类存储器，依据物理布局文件获取存储器的摆放位置；

14、（8.2）按照存储器中心点到坐标原点的距离，由近到远排序，形成存储器序列；

15、（8.3）在存储器序列中，以第一个存储器为起点，依次比较当前存储器与其后所有存储器之间的距离，若存在距离大于上限的存储器则建立新的存储器序列，将距离大于上限的存储器依次移动至新的存储器序列中，否则该存储器位置不变；再以第二个存储器为起点进行比较，直至所有存储器完成比较，此时存储器序列中的存储器分为一组；

16、（8.4）对于建立的新的存储器序列，重复执行步骤（8.3），直至完成所有存储器的分组；

17、（8.5）重复执行步骤（8.2）至步骤（8.4），完成所有类的存储器的分组。

18、进一步地，按照存储器的层级限制进行分组的方法包括：

19、（9.1）对于每一类存储器，依据存储器的层级信息建立层级序列；

20、（9.2）层级序列最长的存储器其层级为n，约束范围为m，保留该存储器的前（n-m+1）项层级序列；前（n-m+1）项层级序列与该存储器的前（n-m+1）项层级序列相同的存储器，则与该存储器分为一组；

21、（9.3）在剩余的存储器中，重复执行步骤（9.2），直至完成所有存储器的分组；

22、（9.4）重复执行步骤（9.2）至步骤（9.3），完成所有类的存储器的分组。

23、本发明所述的存储器测试分组与调度的系统，包括：

24、存储器测试分组单元，用于根据存储器的约束条件对存储器进行分类，对于每一类存储器按照存储器之间的位置距离或存储器的层级限制进行分组，测试时每组存储器共享同一个控制器；

25、存储器测试调度单元，用于使用强化学习模型对所有存储器进行测试调度，得到最优测试时间下所有存储器的串并行测试方案。

26、有益效果：与现有技术相比，本发明的优点在于：（1）本发明对存储器进行分组，每组存储器共用一个控制器，然后通过强化学习模型优化测试调度，能够得到在最小测试时间的目标下，最优的存储器串并行测试方案，既保证了尽可能少的存储器测试分组数量，减少了额外测试电路的占比，并且在测试功耗的约束下，减少测试时间，能够应用于集成电路存储器测试的eda工具，适用所有进行mbist的存储器；（2）本发明的存储器分组方法，时间复杂度低，不涉及大量迭代，与现有的层次聚类等算法相比，能够减少存储器测试分组数量，进而减少额外测试电路面积占比，减少芯片开发生产成本；（3）本发明的基于强化学习的测试调度方法，可以对存储器进行串并行测试分配，解决功耗约束下存储器最短测试时间的测试调度问题，减少芯片测试成本。

技术特征：

1.一种存储器测试分组与调度的方法，其特征在于，包括如下步骤：

2.根据权利要求1所述的存储器测试分组与调度的方法，其特征在于，所述使用强化学习模型对所有存储器进行测试调度之前还包括将存储器进行图形化，所述图形化为将每个存储器表示为一个矩形，矩形的边长代表该存储器的测试时间和测试功耗；

3.根据权利要求2所述的存储器测试分组与调度的方法，其特征在于，每个存储器对应的矩形，水平方向的长度代表测试时间，垂直方向的长度代表测试功耗；平面矩形容器水平方向的长度代表最大测试时间，垂直方向的长度代表测试功耗上限；

4.根据权利要求2所述的存储器测试分组与调度的方法，其特征在于，所述强化学习模型的输入为（st，st+1，at，rt），st为当前平面矩形容器中的矩形摆放状态，st+1为下一时刻平面矩形容器中的矩形摆放状态，at为当前的摆放动作，rt为摆放每一个矩形的累计奖励值；

5.根据权利要求2所述的存储器测试分组与调度的方法，其特征在于，所述强化学习模型中的奖励函数为；其中，r为奖励值，l为最大测试时间，w为测试功耗上限，k为权重，l'为平面矩形容器中当前矩形摆放的有效长度。

6.根据权利要求1所述的存储器测试分组与调度的方法，其特征在于，所述强化学习模型为dqn模型，包括两个相同结构的卷积神经网络，分别用于进行动作选择和q值计算；每个卷积神经网络包括输入层、卷积层、relu激活函数、池化层、全连接层和输出层。

7.根据权利要求1所述的存储器测试分组与调度的方法，其特征在于，所述根据存储器的约束条件包括：存储器的时钟域、存储器类型、电源域、地址位宽、测试算法、逻辑端口、是否有冗余存储单元；具有相同约束条件的存储器分为一类。

8.根据权利要求1所述的存储器测试分组与调度的方法，其特征在于，按照存储器之间的位置距离进行分组的方法包括：

9.根据权利要求1所述的存储器测试分组与调度的方法，其特征在于，按照存储器的层级限制进行分组的方法包括：

10.一种存储器测试分组与调度的系统，其特征在于，包括：

技术总结本发明公开了一种存储器测试分组与调度的方法及系统，该方法首先根据存储器的约束条件对存储器进行分类，对于每一类存储器按照存储器之间的位置距离或存储器的层级限制进行分组，测试时每组存储器共享同一个控制器；然后使用强化学习模型对所有存储器进行测试调度，得到最优测试时间下所有存储器的串并行测试方案；该强化学习模型根据存储器的测试功耗和测试时间设置奖励函数；本发明既保证了尽可能少的存储器测试分组数量，减少了额外测试电路的占比，并且在测试功耗的约束下，减少测试时间。技术研发人员：蔡志匡,张学伟,刘小婷,王子轩,严大鹏,郭宇锋受保护的技术使用者：南京邮电大学技术研发日：技术公布日：2024/5/27