ODT控制电路及存储器的制作方法

本技术涉及存储器技术，尤其涉及一种odt控制电路及存储器。

背景技术：

1、伴随存储器技术的发展，存储器被广泛应用在多种领域，比如，动态随机存取存储器(dynamic random access memory，简称dram)的使用非常广泛。

2、实际应用中，存储器通常设置有片上终端(on-die termination，简称odt)电路，以提高存储器通道的信号完整性。结合相关标准，在一些无需执行odt处理的阶段，比如，自刷新(self-refresh)模式下，会关闭odt电路。相应的，在odt电路被关闭后，还希望其及时开启，以便为自刷新模式退出后存储器正常工作做好准备，因此，需要提供一种方案来实现对odt电路的有效控制。

技术实现思路

1、本技术的实施例提供一种odt控制电路及存储器。

2、根据一些实施例，本技术第一方面提供一种odt控制电路，包括：指示模块，用于解析控制指令，生成并输出第一指示信号，所述第一指示信号指示当前是否处于自刷新模式；第一控制模块，耦接于所述指示模块，用于在接收到的所述第一指示信号指示当前处于自刷新模式时，判断所有命令和地址信号是否均处于第一电平状态，若是则输出处于第二电平状态的控制信号，以指示odt电路切换至开启状态，若否则输出处于第三电平状态的控制信号，以指示odt电路切换至关闭状态。

3、在一些实施例中，所述第一控制模块，还用于在接收到的所述第一指示信号指示当前已退出自刷新模式时，输出第二电平状态的控制信号。

4、在一些实施例中，所述指示模块，包括：指令解析单元和指示信号生成单元；所述指令解析单元，用于对接收的控制指令进行解析，生成并输出自刷新信号；所述指示信号生成单元，耦接于所述指令解析单元，用于根据所述自刷新信号，生成并输出所述第一指示信号；其中，所述第一指示信号处于第四电平状态时，指示当前处于自刷新模式，所述第一指示信号处于第五电平状态时，指示当前已退出自刷新模式。

5、在一些实施例中，所述第一控制模块，包括：第一运算单元和处理单元；所述第一运算单元，用于对所有命令和地址信号进行逻辑运算，以当所有命令和地址信号均处于第一电平状态时，输出处于第六电平状态的第二指示信号，否则输出处于第七电平状态的第二指示信号；所述处理单元，耦接于所述第一运算单元和所述指示模块，用于响应于处于第四电平状态的所述第一指示信号，在所述第二指示信号处于第六电平状态时，输出处于第二电平状态的控制信号，否则，输出处于第三电平状态的控制信号。

6、在一些实施例中，所述处理单元，还用于响应于处于第五电平状态的所述第一指示信号，输出处于第三电平状态的控制信号。

7、在一些实施例中，所述第一运算单元，包括：多个第一级多输入与非单元、多个多输入或非单元、第二级多输入与非单元以及第一非门；所述多个第一级多输入与非单元，分别用于对命令和地址信号中的部分命令和地址信号进行与非逻辑运算，得到多个第一运算结果；所述多个多输入或非单元的输入端，耦接于所述多个第一级多输入与非单元的输出端，分别用于对所述多个第一运算结果中的部分第一运算结果进行或非逻辑运算，得到多个第二运算结果；所述第二级多输入与非单元的输入端与所述多个第一级多输入或非单元的输出端连接，用于对所述多个第二运算结果进行与非逻辑运算，得到第三运算结果；所述第一非门的输入端连与所述第二级多输入与非单元的输出端连接，所述第一非门的输出端与所述处理单元连接，用于输出所述第二指示信号。

8、在一些实施例中，所述第一级多输入与非单元和所述第二级多输入与非单元包括与非门，所述多输入或非单元包括或非门。

9、在一些实施例中，所述处理单元包括：第一处理子单元、第二处理子单元和第二运算单元；所述第一处理子单元，耦接于所述第一运算单元和所述指示模块，用于响应于处于第四电平状态的所述第一指示信号，根据所述第二指示信号生成并输出第一控制子信号；所述第二处理子单元，耦接于所述指示模块，用于根据所述第一指示信号，生成并输出第二控制子信号；所述第二运算单元，耦接于所述第一处理子单元和所述第二处理子单元，用于根据所述第一控制子信号和所述第二控制子信号，生成并输出所述控制信号。

10、在一些实施例中，所述第一处理子单元，包括：第二非门、第一或非门以及第三非门；所述第二非门的输入端作为所述第一处理子单元的第一输入端接收所述第一指示信号，所述第二非门的输出端与所述第一或非门的第一输入端连接；所述第一或非门的第二输入端作为所述第一处理子单元的第二输入端接收所述第二指示信号，所述第一或非门的输出端与所述第三非门的输入端连接，所述第三非门的输出端与所述第二运算单元连接，用于输出所述第一控制子信号。

11、在一些实施例中，所述第二处理子单元，包括：第四非门；所述第四非门的输入端与所述第一处理子单元的输入端连接，所述第四非门的输出端与所述第二运算单元连接，用于输出所述第二控制子信号。

12、在一些实施例中，所述第二运算单元，包括：第二或非门；第二或非门的第一输入端与所述第四非门的输出端连接，第二或非门的第二输入端与所述第三非门的输出端连接，所述第二或非门的输出端作为所述第一控制模块的输出端与所述odt电路连接，用于输出所述控制信号。

13、在一些实施例中，所述第一处理子单元还包括：延时单元；所述延时单元的输入端与所述第三非门的输出端连接，所述延时单元的输出端与所述第二或非门的第二输入端连接。

14、在一些实施例中，所述延时单元的延时时长不超过预定的第一时长，所述第一时长为自刷新模式下自所有命令和地址信号保持第一电平状态的起始时刻至所述片选信号翻转为无效电平的时刻之间的时长。

15、在一些实施例中，所述odt控制电路还包括：第二控制模块；所述第二控制模块，耦接于所述指示模块和输入缓冲模块，用于根据第一指示信号的电平状态，向所述输入缓冲模块输出相应电平状态的使能信号，以使所述输入缓冲模块响应于所述使能信号，在自刷新模式下关闭以及在非自刷新模式下开启；所述第一或非门的第三输入端与所述第二控制模块连接。

16、在一些实施例中，所述指示信号生成单元包括：锁存单元以及逻辑单元；所述锁存单元的第一输入端与所述指令解析单元连接，所述锁存单元的第二输入端与所述逻辑单元连接，所述锁存单元的输出端与所述第一控制模块连接；所述锁存单元用于当接收到所述自刷新信号时，输出处于第四电平状态的所述第一指示信号，以及当接收到自刷新退出信号时，输出处于第五电平状态的所述第一指示信号；所述逻辑单元的输入端与所述锁存单元的输出端连接，所述逻辑单元用于根据接收到的处于第四电平状态的所述第一指示信号和片选信号，生成并输出指示退出自刷新模式的所述自刷新退出信号。

17、在一些实施例中，所述锁存单元包括：sr锁存器；所述sr锁存器的置位端作为所述锁存单元的第一输入端与所述指令解析单元连接；所述sr锁存器的复位端作为所述锁存单元的第二输入端与所述逻辑单元的输出端连接，用于接收所述自刷新退出信号；所述sr锁存器的输出端作为所述锁存单元的输出端与所述第一控制模块连接，用于输出所述第一指示信号。

18、在一些实施例中，所述第一电平状态、所述第三电平状态、所述第四电平状态和第六电平状态均为高电平状态；所述第二电平状态、所述第五电平状态和第七电平状态均为低电平状态。

19、根据一些实施例，本技术第二方面提供一种存储器，包括：输入缓冲模块、odt电路以及如前所述的odt控制电路；所述odt控制电路与所述odt电路连接，用于根据所述控制信号控制所述odt电路的关闭和开启；所述odt电路连接至所述输入缓冲模块。

20、本技术实施例提供的odt控制电路及存储器中，指示模块通过解析控制指令，输出用于指示当前是否处于自刷新模式的第一指示信号；在第一指示信号指示当前处于自刷新模式时，第一控制模块若检测到所有命令和地址信号均处于第一电平状态，则控制odt电路开启，否则控制odt电路关闭。上述方案中，结合存储器在退出自刷新模式前，会在一定时段内先将所有命令和地址信号置为第一电平状态的特点，在第一指示信号指示当前处于自刷新模式，即当前处于自刷新模式下，若检测到所有命令和地址信号均为第一电平状态，可表明之后经过一段时间将退出自刷新模式，故本方案基于自刷新模式下检测到所有命令和地址信号均处于第一电平状态的时刻，控制odt电路开启，从而保证在退出自刷新模式之前及时开启odt电路，实现odt电路的有效控制，提高odt控制的可靠性。