存储器装置及其操作方法、存储器系统与流程

本公开实施例涉及半导体，特别涉及一种存储器装置及其操作方法、存储器系统。

背景技术：

1、存储器装置是现代信息技术中用于保存信息的记忆设备。作为一种典型的非易失性半导体存储器，nand(not-and，与非型)型存储器由于具有较高的存储密度、可控的生产成本、合适的编擦速度及保持特性，已经成为存储市场中的主流产品。

2、然而，随着对存储器装置要求的不断提高，存储器装置在执行读取操作时还存在诸多问题。

技术实现思路

1、基于此，本公开实施例提出一种存储器装置及其操作方法、存储器系统。

2、一方面，本公开实施例提供一种存储器装置的操作方法，所述方法包括：

3、在所述存储器装置选定的字线上依次施加多个读取电压，并获取多个读取结果；获取与多个所述读取结果一一对应的多个第一累积读取掩码；其中，所述第一累积读取掩码是通过对所述读取结果之前获取的所有读取结果进行或运算得到的；以及

4、对每一所述第一累积读取掩码和对应的所述读取结果进行至少一次逻辑运算，得到每次施加读取电压后的运算结果；所述多个读取电压对应的多个运算结果使得阈值电压小于或等于所述读取电压的所述存储单元均仅进行一次计数统计。

5、上述方案中，所述在所述存储器装置选定的字线上依次施加多个读取电压，并获取多个读取结果，包括：

6、在所述存储器装置选定的字线上依次施加电压值逐渐增大的多个读取电压，并在每次施加所述读取电压后，获取与读取电压对应的读取结果；所述读取结果用于表征在施加读取电压后所述选定的字线所耦接的多个存储单元的阈值电压大于或小于施加的读取电压。

7、上述方案中，所述对每一所述第一累积读取掩码和对应的所述读取结果进行至少一次逻辑运算，得到每次施加读取电压后的运算结果，包括：

8、获取与多个所述第一累积读取掩码一一对应的多个第二累积读取掩码；其中，所述第二累积读取掩码是通过对所述第一累积读取掩码和所述读取结果进行或运算得到的；

9、对所述第一累积读取掩码和所述第二累积读取掩码进行异或运算，得到每次施加读取电压后的运算结果。

10、上述方案中，得到所述多个读取电压对应所述运算结果的方法，包括：

11、接收到开始指令；

12、响应于所述开始指令，获取初始读取结果，将初始的读取结果分别存储在第一中间变量中和锁存器中；

13、接收到中间指令集；所述中间指令集包括m个中间指令；

14、响应于第i个中间指令，获取第i次读取结果，将所述第i次读取结果与所述第一中间变量中存储的第i次第一累积读取掩码进行或运算得到第i次第二累积读取掩码，将所述第i次第二累积读取掩码存储在第二中间变量中；将第i次第一累积读取掩码与第i次第二累积读取掩码进行异或运算得到第i次运算结果，将所述第i次运算结果存储在所述锁存器中；将所述第i次第一累积读取掩码与第i次读取结果的或运算结果作为第i+1次第一累积读取掩码存储在第一中间变量中；所述i、m均为正整数，且m≥1，m≥i≥1；

15、接收到结束指令；

16、响应于所述结束指令，将所述锁存器中存储的每一次的运算结果进行输出。

17、上述方案中，所述对每一所述第一累积读取掩码和所述读取结果进行至少一次逻辑运算，得到每次施加读取电压后的运算结果，包括：

18、获取与多个所述第一累积读取掩码一一对应的多个第三累积读取掩码；所述第三累积读取掩码是通过对所述第一累积读取掩码和当前所述读取结果进行异或运算得到的；

19、对所述第三累积读取掩码和所述当前读取结果进行与运算，得到每次施加读取电压后的运算结果。

20、上述方案中，得到所述多个读取电压对应所述运算结果的方法，包括：

21、接收到开始指令；

22、响应于所述开始指令，获取初始读取结果，将初始的读取结果分别存储在第一中间变量中和锁存器中；

23、接收到中间指令集；所述中间指令集包括m个中间指令；

24、响应于第i个中间指令，获取第i次读取结果，将所述第i次读取结果与所述第一中间变量中存储的第i次第一累积读取掩码进行异或运算得到第i次第三累积读取掩码，将所述第i次第三累积读取掩码存储在第二中间变量中；将第i次第一累积读取掩码与第i次第三累积读取掩码进行与运算得到第i次运算结果，将所述第i次运算结果存储在所述锁存器中；将所述第i次第一累积读取掩码与第i次读取结果的或运算结果作为第i+1次第一累积读取掩码存储在第一中间变量中；所述i、m均为正整数，且m≥1，m≥i≥1；

25、接收到结束指令；

26、响应于所述结束指令，将所述锁存器中存储的每一次的运算结果进行输出。

27、上述方案中，当所述阈值电压大于施加的读取电压，对应的读取结果为0；当所述阈值电压小于或等于施加的读取电压，对应的读取结果为1。

28、一方面，本公开实施例提供一种存储器装置，包括：存储单元阵列以及与所述存储单元阵列耦接的外围电路；其中，

29、存储单元阵列包括：多条字线以及分别与每条所述字线耦接的多个存储单元

30、所述外围电路配置为：在选定的字线上依次施加多个读取电压，并获取多个读取结果；获取与多个所述读取结果一一对应的多个第一累积读取掩码；其中，所述第一累积读取掩码是通过对所述读取结果之前获取的所有读取结果进行或运算得到的；以及对每一所述第一累积读取掩码和对应的所述读取结果进行至少一次逻辑运算，得到每次施加读取电压后的运算结果；所述多个读取电压对应的多个运算结果使得阈值电压小于或等于所述读取电压的所述存储单元均仅进行一次计数统计。

31、上述方案中，多个所述读取电压的电压值逐渐增大；多个所述读取结果中的每个所述读取结果均是在施加对应的所述读取电压后获取的；所述读取结果用于表征在施加读取电压后所述选定的字线所耦接的多个存储单元的阈值电压大于或小于施加的读取电压。

32、上述方案中，所述外围电路还配置为：

33、获取与多个所述第一累积读取掩码一一对应的多个第二累积读取掩码；其中，所述第二累积读取掩码是通过对所述第一累积读取掩码和对应的所述读取结果进行或运算得到的；

34、对所述第一累积读取掩码和所述第二累积读取掩码进行异或运算，得到每次施加读取电压后的运算结果。

35、上述方案中，所述外围电路还配置为：

36、接收到开始指令；

37、响应于所述开始指令，获取初始读取结果，将初始的读取结果分别存储在第一中间变量中和锁存器中；

38、接收到中间指令集；所述中间指令集包括m个中间指令；

39、响应于第i个中间指令，获取第i次读取结果，将所述第i次读取结果与所述第一中间变量中存储的第i次第一累积读取掩码进行或运算得到第i次第二累积读取掩码，将所述第i次第二累积读取掩码存储在第二中间变量中；将第i次第一累积读取掩码与第i次第二累积读取掩码进行异或运算得到第i次运算结果，将所述第i次运算结果存储在所述锁存器中；将所述第i次第一累积读取掩码与第i次读取结果的或运算结果作为第i+1次第一累积读取掩码存储在第一中间变量中；所述i、m均为正整数，且m≥1，m≥i≥1；

40、接收到结束指令；

41、响应于所述结束指令，将所述锁存器中存储的每一次的运算结果进行输出。

42、上述方案中，所述外围电路还配置为：

43、获取与多个所述第一累积读取掩码一一对应的多个第三累积读取掩码；所述第三累积读取掩码是通过对所述第一累积读取掩码和当前所述读取结果进行异或运算得到的；

44、对所述第三累积读取掩码和所述当前读取结果进行与运算，得到每次施加读取电压后的运算结果。

45、上述方案中，所述外围电路还配置为接收到开始指令；

46、响应于所述开始指令，获取初始读取结果，将初始的读取结果分别存储在第一中间变量中和锁存器中；

47、接收到中间指令集；所述中间指令集包括m个中间指令；

48、响应于第i个中间指令，获取第i次读取结果，将所述第i次读取结果与所述第一中间变量中存储的第i次第一累积读取掩码进行异或运算得到第i次第三累积读取掩码，将所述第i次第三累积读取掩码存储在第二中间变量中；将第i次第一累积读取掩码与第i次第三累积读取掩码进行与运算得到第i次运算结果，将所述第i次运算结果存储在所述锁存器中；将所述第i次第一累积读取掩码与第i次读取结果的或运算结果作为第i+1次第一累积读取掩码存储在第一中间变量中；所述i、m均为正整数，且m≥1，m≥i≥1；

49、接收到结束指令；

50、响应于所述结束指令，将所述锁存器中存储的每一次的运算结果进行输出。

51、上述方案中，当所述阈值电压大于施加的读取电压，对应的读取结果为0；当所述阈值电压小于或等于施加的读取电压，对应的读取结果为1。

52、上述方案中，所述存储器装置包括三维nand型存储器。

53、一方面，本公开实施例提供一种存储器系统，包括：

54、一个或多个如本公开上述实施例中所述的存储器装置；以及

55、存储器控制器，其与所述存储器装置耦接，且用于控制所述存储器装置。

56、本公开实施例中，先通过对同一存储单元施加多个不同电压值的读取电压，并在每次施加读取电压后获取相应的读取结果和第一累积读取掩码，其中，第一累积读取掩码是通过对相应的读取结果前获取的所有读取结果进行或运算得到的，再对相应的第一累积读取掩码和相应的读取结果进行至少一次逻辑运算，得到每次施加读取电压后相应的运算结果，其中，该运算结果中仅能够对阈值电压小于读取电压的存储单元进行一次计数统计；如此，可以避免对同一存储单元进行重复计数的问题，进而获取耦接的多个存储单元的阈值电压分布，在此基础上，可以根据阈值电压的分布状态获取数据存储状态，从而更精确的设置读取电压，提高读取操作的准确性。