存算单元结构及其控制方法、阵列电路及装置、电子设备与流程

本发明涉及存储器，特别是涉及一种存算单元结构及其控制方法、阵列电路及装置、电子设备。

背景技术：

1、随着人工智能的飞速发展，各类智能应用对算力的需求也快速提升。传统人工智能芯片一般使用冯诺依曼架构，该架构的存储与计算单元分离，导致“功耗墙”、“存储墙”问题。为了解决该问题，人工智能芯片架构（即存内计算的架构）应用而生，它是将数据放在存储器原位进行计算，以降低芯片的功耗同时提升计算性能，该技术也称存算一体技术。

2、近年来，基于非易失性存储器进行存内计算的电路设计方案受到广泛关注。其中磁性随机存储器（magnetic random access memory，mram）具有写入与读出电路分离以及存储数据非易失的特点，使得mram存算一体芯片具备速度快、能效高、可靠性好的特点，从而推动磁型存储存算一体芯片的发展。但是，基于多个mram的存算单元设计上工艺结构较复杂，单元面积较大，无法有效微缩集成，在进行运算时输出电流面临电压降（ir drop）影响等问题，极易影响输出结果的精准度。

技术实现思路

1、有鉴于此，本发明的目的是提供一种存算单元结构及其控制方法、阵列电路及装置、电子设备，可以缩小器件版图面积，提升工艺集成度，实现阵列单元的有效微缩集成，在运算的过程中减少电压降对阵列电路精度的影响。

2、为解决上述技术问题，本发明提供一种存算单元结构，包括：第一晶体管，第二晶体管，第三晶体管，第四晶体管，以及由第一磁性存储器和第二磁性存储器组成的镜像对称层叠结构；

3、所述第一晶体管和所述第二晶体管分别与所述第一磁性存储器连接；所述第三晶体管和所述第四晶体管分别与所述第二磁性存储器连接；

4、所述第一磁性存储器和所述第二磁性存储器共用一个公用电极层；所述公用电极层与读源线连接。

5、第一方面，在本发明提供的上述存算单元结构中，所述镜像对称层叠结构包括层叠设置的第一重金属层，第一自由层，第一隧穿绝缘层，第一参考层，所述公用电极层，第二参考层，第二隧穿绝缘层，第二自由层，第二重金属层；

6、所述第一自由层，所述第一隧穿绝缘层和所述第一参考层形成第一磁隧道结；所述第二自由层，所述第二隧穿绝缘层和所述第二参考层形成第二磁隧道结；

7、所述第一重金属层，所述第一自由层，所述第一隧穿绝缘层，所述第一参考层和所述公用电极层组成所述第一磁性存储器；

8、所述第二重金属层，所述第二自由层，所述第二隧穿绝缘层，所述第二参考层和所述公用电极层组成所述第二磁性存储器。

9、另一方面，在本发明提供的上述存算单元结构中，所述第一晶体管和所述第二晶体管分别与所述第一重金属层连接；

10、所述第三晶体管和所述第四晶体管分别与所述第二重金属层连接。

11、另一方面，在本发明提供的上述存算单元结构中，所述第一重金属层远离所述第一自由层一侧的两端分布有第一电极和第二电极；

12、所述第二重金属层远离所述第二自由层一侧的两端分布有第三电极和第四电极。

13、另一方面，在本发明提供的上述存算单元结构中，所述第一晶体管的漏极，所述第二晶体管的漏极分别与所述第一电极连接；

14、所述第三晶体管的漏极，所述第四晶体管的漏极分别与所述第三电极连接；

15、所述第二电极与所述第四电极连接。

16、另一方面，在本发明提供的上述存算单元结构中，所述第一晶体管的源极，所述第二晶体管的源极，所述第三晶体管的源极和所述第四晶体管的源极分别与位线连接。

17、另一方面，在本发明提供的上述存算单元结构中，所述第二电极和所述第四电极分别与写源线连接。

18、另一方面，在本发明提供的上述存算单元结构中，所述读源线的一端连接有读源线处开关晶体管；所述写源线的一端连接有写源线处开关晶体管。

19、另一方面，在本发明提供的上述存算单元结构中，所述第一晶体管与所述写源线处开关晶体管为打开状态，所述第二晶体管，所述第三晶体管，所述第四晶体管和所述读源线处开关晶体管为关闭状态，所述位线被施加电压激励时，注入电流通过平行穿过所述第一重金属层，从所述写源线处开关晶体管流出，以完成所述第一磁性存储器的数据写入。

20、另一方面，在本发明提供的上述存算单元结构中，所述第三晶体管与所述写源线处开关晶体管为打开状态，所述第一晶体管，所述第二晶体管，所述第四晶体管和所述读源线处开关晶体管为关闭状态，所述位线被施加电压激励时，注入电流通过平行穿过所述第二重金属层，从所述写源线处开关晶体管流出，以完成所述第二磁性存储器的数据写入。

21、另一方面，在本发明提供的上述存算单元结构中，所述第二晶体管，所述第四晶体管和所述读源线处开关晶体管为打开状态，所述第一晶体管，所述第三晶体管和所述写源线处开关晶体管为关闭状态，所述位线被施加电压激励时，电流分别经过所述第一磁隧道结与所述第二磁隧道结，在所述公用电极层处汇聚，通过所述读源线处开关晶体管输出电流。

22、另一方面，在本发明提供的上述存算单元结构中，所述第一晶体管的栅极，所述第二晶体管的栅极，所述第三晶体管的栅极和所述第四晶体管的栅极分别与字线连接。

23、另一方面，在本发明提供的上述存算单元结构中，所述字线包括写字线和读字线；

24、所述第一晶体管和所述第三晶体管的开关状态是由所述写字线来控制的；

25、所述第二晶体管和所述第四晶体管的开关状态是由所述读字线来控制的。

26、另一方面，在本发明提供的上述存算单元结构中，当所述第一磁性存储器存储的权重参数为正权重，所述第二磁性存储器存储的权重参数为负权重时，所述读源线输出的电流值对应的计算公式为：

27、；

28、其中，为所述读源线输出的电流值，为所述第一磁性存储器存储的正权重，为所述第二磁性存储器存储的负权重，为所述第二晶体管开启时从所述位线处输入的正电压激励，为所述第四晶体管开启时从所述位线处输入的负电压激励，为所述第二晶体管开启时线路中导线电阻对电流产生的影响，为所述第四晶体管开启时线路中导线电阻对电流产生的影响。

29、另一方面，在本发明提供的上述存算单元结构中，当所述第一磁性存储器和所述第二磁性存储器存储的权重参数为无正负权重状态时，所述读源线输出的电流值对应的计算公式为：

30、；

31、其中，为所述读源线输出的电流值，为所述第一磁性存储器存储的权重，为所述第二磁性存储器存储的权重，为所述第二晶体管开启时从所述位线处输入的电压激励，为所述第四晶体管开启时从所述位线处输入的电压激励，为所述第二晶体管开启时线路中导线电阻对电流产生的影响，为所述第四晶体管开启时线路中导线电阻对电流产生的影响。

32、为了解决上述技术问题，本发明还提供一种存算单元结构的控制方法，包括：

33、在对第一磁性存储器进行数据写入操作时，开启第一晶体管和写源线处开关晶体管，关闭第二晶体管，第三晶体管，第四晶体管和读源线处开关晶体管，通过位线提供电压激励，注入电流通过平行穿过所述第一磁性存储器的第一重金属层，从所述写源线处开关晶体管流出，完成对所述第一磁性存储器的数据写入；

34、在对第二磁性存储器进行数据写入操作时，开启所述第三晶体管和所述写源线处开关晶体管，关闭所述第一晶体管，所述第二晶体管，所述第四晶体管和所述读源线处开关晶体管，通过位线提供电压激励，注入电流通过平行穿过所述第二磁性存储器的第二重金属层，从所述写源线处开关晶体管流出，完成对所述第二磁性存储器的数据写入。

35、另一方面，在本发明提供的上述存算单元结构的控制方法中，还包括：

36、在进行数据读取操作时，开启所述第二晶体管，所述第四晶体管和所述读源线处开关晶体管，关闭所述第一晶体管，所述第三晶体管和所述写源线处开关晶体管，通过所述位线提供电压激励，电流分别经过所述第一磁性存储器的第一磁隧道结与所述第二磁性存储器的第二磁隧道结，在公用电极层处汇聚，通过所述读源线处开关晶体管输出电流。

37、为了解决上述技术问题，本发明还提供一种阵列电路，包括呈阵列排布的多个如本发明提供的上述存算单元结构。

38、为了解决上述技术问题，本发明还提供一种阵列装置，包括如本发明提供的上述阵列电路，以及与所述阵列电路连接的外围电路。

39、为了解决上述技术问题，本发明还提供一种电子设备，包括本发明提供的上述阵列装置。

40、从上述技术方案可以看出，本发明所提供的一种存算单元结构，包括：第一晶体管，第二晶体管，第三晶体管，第四晶体管，以及由第一磁性存储器和第二磁性存储器组成的镜像对称层叠结构；第一晶体管和第二晶体管分别与第一磁性存储器连接；第三晶体管和第四晶体管分别与第二磁性存储器连接；第一磁性存储器和第二磁性存储器共用一个公用电极层；公用电极层与读源线连接。

41、本发明的有益效果在于，本发明提供的上述存算单元结构，将两个磁性存储器进行镜像对称叠层设计，并且两个磁性存储器共用一个公用电极层，能够缩小两个磁性存储器器件的版图面积，提升工艺集成度，在使用多个上述存算单元结构设计阵列单元时可实现有效微缩集成，减少工艺结构的复杂度，并且，每个磁性存储器分别与两个晶体管连接，在晶体管的控制下，可以使得两个磁性存储器写入相关数据，能够实现存算一体功能，又由于公用电极层与读源线连接，公用电极层可以通过读源线输出读电流，这样在运算的过程中，降低了由上述存算单元结构形成的阵列电路中的输出电流，从而减少了电压降对阵列电路精度的影响，达到提升电路计算精度的目的，解决了基于多个传统存算单元结构的工艺结构较复杂，单元面积较大以及存内计算电路易产生电压降影响电路精度的问题，进而有利于优化芯片底层器件结构的设计，进一步提高计算能力和存储能力，促进人工智能技术的发展和应用。

42、此外，本发明还针对存算单元结构提供了相应的控制方法、阵列电路、阵列装置、电子设备，与上述提到的存算单元结构具有相同或相对应的技术特征，进一步使得上述存算单元结构更具有实用性，该控制方法、阵列电路、阵列装置、电子设备具有相应的优点。