非易失性存储器装置的制作方法

示例实施例大体涉及一种存储器装置，更具体地，涉及一种非易失性存储器装置。

背景技术：

1、用于存储数据的半导体存储器装置包括易失性存储器装置和非易失性存储器装置。诸如动态随机存取存储器(dram)装置的易失性存储器装置通常被配置为通过对存储器单元中的电容器进行充电和放电来存储数据，并且在断电时丢失所存储的数据。诸如闪速存储器装置的非易失性存储器装置即使在电力中断时也可以保持所存储的数据。易失性存储器装置被广泛地用作各种设备的主存储器，而非易失性存储器装置在诸如计算机、移动装置等的各种电子装置中被广泛地用于存储程序代码和/或数据。

2、最近，已经开发诸如竖直nand存储器装置的三维结构的非易失性存储器装置来提高非易失性存储器装置的集成度和存储器容量。

技术实现思路

1、一些示例实施例提供一种能够使用伪块的一部分用于存储数据的非易失性存储器装置。

2、一些示例实施例提供一种能够使用边缘块的一部分用于存储数据的非易失性存储器装置。

3、根据一些示例实施例，非易失性存储器装置包括：第一半导体层，其包括：多条字线，其在第一方向上延伸；多条位线，其在与第一方向交叉的第二方向上延伸；以及存储器单元阵列，其包括在第二方向上彼此间隔开的一个或多个存储器块、位于一个或多个存储器块之间的一个或多个伪块、以及通孔穿通区域，存储器单元阵列连接到多条字线和多条位线；以及第二半导体层，其在垂直于第一方向和第二方向的第三方向上位于第一半导体层下方，第二半导体层包括：衬底；地址解码器，其被配置为控制存储器单元阵列；页缓冲器电路，其通过形成在通孔穿通区域中的一个或多个位线通孔穿通件连接到多条位线；以及控制电路，其被配置为控制地址解码器和页缓冲器电路。控制电路还被配置为：基于与通孔穿通区域在第二方向上的相对距离，将一个或多个伪块中的每一个划分为直接接触通孔穿通区域的相邻的子块、以及非相邻的子块；并且使用一个或多个伪块中的每一个的非相邻的子块作为子块来存储数据。

4、根据一些示例实施例，非易失性存储器装置包括：第一半导体层，其包括：多条字线，其在第一方向上延伸；多条位线，其在与第一方向交叉的第二方向上延伸；以及存储器单元阵列，其包括在第二方向上彼此间隔开的一个或多个存储器块、位于一个或多个存储器块之间的一个或多个伪块、以及通孔穿通区域，存储器单元阵列连接到多条字线和多条位线；以及第二半导体层，其在垂直于第一方向和第二方向的第三方向上位于第一半导体层下方，第二半导体层包括：衬底；地址解码器，其被配置为控制存储器单元阵列；页缓冲器电路，其通过形成在通孔穿通区域中的一个或多个位线通孔穿通件连接到多条位线；以及控制电路，其被配置为控制地址解码器和页缓冲器电路。控制电路还被配置为：基于与存储器单元阵列在第一方向上的第一边缘在第二方向上的相对距离，将来自一个或多个存储器块之中的与第一边缘相邻的边缘存储器块划分为直接接触第一边缘的相邻的边缘子块、以及非相邻的边缘子块；并且使用非相邻的边缘子块作为子块来存储数据。

5、根据一些示例实施例，非易失性存储器装置包括：第一半导体层，其包括：多条字线，其在第一方向上延伸；多条位线，其在与第一方向交叉的第二方向上延伸；存储器单元阵列，其包括在第二方向上彼此间隔开的一个或多个存储器块、位于一个或多个存储器块之间的一个或多个伪块、以及通孔穿通区域，存储器单元阵列连接到多条字线和多条位线；以及第二半导体层，其在垂直于第一方向和第二方向的第三方向上位于第一半导体层下方，第二半导体层包括：衬底；地址解码器，其被配置为控制存储器单元阵列；页缓冲器电路，其通过形成在通孔穿通区域中的一个或多个位线通孔穿通件连接到多条位线；以及控制电路，其被配置为控制地址解码器和页缓冲器电路。控制电路还被配置为：基于与通孔穿通区域在第二方向上的相对距离，将一个或多个伪块中的每一个划分为直接接触通孔穿通区域的相邻的子块、以及非相邻的子块；并且使用一个或多个伪块中的每一个的非相邻的子块作为子块来存储数据。一个或多个伪块中的每一个中的相邻的子块和非相邻的子块被在第一方向上延伸的内部字线切割区域分离。一个或多个伪块中的每一个的相邻的子块通过在第二方向上延伸的竖直字线切割区域与多条字线隔离。

6、因此，根据示例实施例的非易失性存储器装置可以使用为了结构和工艺稳定性而存在的伪块的与通孔穿通区域相邻的部分作为子块来存储数据，这是并且因此可以减小由非易失性存储器装置单独提供的备用块的尺寸，并且可以改善可从单个晶片获得的总管芯的数量。

技术特征：

1.一种非易失性存储器装置，包括：

2.根据权利要求1所述的非易失性存储器装置，其中，所述一个或多个存储器块、所述通孔穿通区域和所述一个或多个伪块被在所述第一方向上延伸的字线切割区域分离，

3.根据权利要求1所述的非易失性存储器装置，其中，所述地址解码器包括：

4.根据权利要求1所述的非易失性存储器装置，其中，所述一个或多个伪块包括：

5.根据权利要求4所述的非易失性存储器装置，其中，所述地址解码器还被配置为：

6.根据权利要求5所述的非易失性存储器装置，其中，所述控制电路还被配置为使用所述第二伪子块和所述第四伪子块作为单独的子块。

7.根据权利要求所5述的非易失性存储器装置，其中，所述控制电路还被配置为通过使用所述第四伪子块中的伪存储器单元来修复所述第二伪子块中的至少一个有缺陷的单元。

8.根据权利要求4所述的非易失性存储器装置，其中，所述地址解码器还被配置为控制要施加到第一伪传输晶体管和第二伪传输晶体管的高电压，通过一个块字线，所述第一伪传输晶体管连接到所述第二伪子块，并且所述第二伪传输晶体管连接到所述第四伪子块，并且

9.根据权利要求1所述的非易失性存储器装置，其中，所述控制电路还被配置为将单位数据存储在所述一个或多个伪块中的每一个的所述非相邻的子块中，或者将与所述非易失性存储器装置的操作相关联的固件存储在所述一个或多个伪块中的每一个的所述非相邻的子块中。

10.根据权利要求1所述的非易失性存储器装置，其中，所述控制电路还被配置为使用所述一个或多个伪块中的每一个的所述非相邻的子块作为电力丢失保护器存储器块，以响应于突然断电事件而存储元数据和用户数据中的至少一个用于数据备份。

11.根据权利要求1所述的非易失性存储器装置，其中，来自所述一个或多个存储器块之中的第一存储器块包括单元区域和第一延伸区域，所述单元区域包括多个存储器单元，所述第一延伸区域位于所述单元区域的第一侧中，并且

12.根据权利要求11所述的非易失性存储器装置，其中，所述第一延伸区域包括与所述第一侧相邻的第一台阶区、第二台阶区、以及位于所述第一台阶区与所述第二台阶区之间的第一平坦区，

13.根据权利要求1所述的非易失性存储器装置，其中，来自所述一个或多个伪块中的每一个的所述非相邻的子块之中的第一非相邻的子块包括单元区域和第一延伸区域，所述单元区域包括多个伪存储器单元，所述第一延伸区域设置在所述单元区域的第一侧中，并且

14.根据权利要求13所述的非易失性存储器装置，其中，所述第一延伸区域包括第一台阶区、第二台阶区和第一平坦区，所述第一台阶区与所述第一侧相邻，所述第一平坦区设置在所述第一台阶区与所述第二台阶区之间，

15.根据权利要求1所述的非易失性存储器装置，其中，所述第二半导体层还包括电压生成器，所述电压生成器被配置为基于控制信号生成高电压和字线电压，

16.根据权利要求1所述的非易失性存储器装置，其中，所述控制电路还被配置为基于与所述存储器单元阵列在所述第一方向上的第一边缘在所述第二方向上的相对距离将所述一个或多个存储器块之中的与所述第一边缘相邻的边缘存储器块划分为直接接触所述第一边缘的相邻的边缘子块、以及非相邻的边缘子块，并且

17.一种非易失性存储器装置，包括：

18.根据权利要求17所述的非易失性存储器装置，其中，所述一个或多个存储器块、所述通孔穿通区域和所述一个或多个伪块被在所述第一方向上延伸的字线切割区域分离，

19.一种非易失性存储器装置，包括：

20.根据权利要求19所述的非易失性存储器装置，其中，所述控制电路还被配置为基于所述内部字线切割区域控制所述非相邻的子块的尺寸。

技术总结非易失性存储器装置包括第一半导体层和第二半导体层。第一半导体层包括字线、位线和存储器单元阵列，存储器单元阵列包括彼此间隔开的一个或多个存储器块、位于一个或多个存储器块之间的一个或多个伪块、以及通孔穿通区域。第二半导体层位于包括控制电路的第一半导体层下方。控制电路基于与通孔穿通区域在第一方向上的相对距离将一个或多个伪块中的每一个划分为直接接触通孔穿通区域的相邻的子块、以及非相邻的子块，并且使用非相邻的子块中的每一个作为子块来存储数据。技术研发人员：金有世,金炯坤,任琫淳受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/5/27