时钟生成电路、存储器器件及生成内部时钟信号的方法与流程

本申请的实施例涉及时钟生成电路、存储器器件及生成内部时钟信号的方法。

背景技术：

1、某些半导体存储器器件，诸如静态随机存取存储器(sram)器件，可以使用时钟来保持操作的顺序。一些存储器架构使用外部时钟或片上系统(soc)时钟来生成存储器的内部时钟。内部时钟用于执行存储器器件的必要功能和信号处理操作。因此，保持内部时钟信号的完整性是高效和准确的存储器操作的关键组成部分。内部时钟信号的生成问题可能导致存储器架构故障，从而导致芯片故障。

技术实现思路

1、根据本申请的实施例的一个方面，提供了一种时钟生成电路，包括：第一晶体管，具有连接到时钟信号的栅极；第二晶体管，与第一晶体管并联连接；以及驱动电路，耦合到第二晶体管，并且包括输入端和输出端，其中，驱动电路的输入端连接到时钟信号，驱动电路的输出端连接到第二晶体管的栅极，并且驱动电路被配置为减小时钟信号的偏斜。

2、根据本申请的实施例的另一个方面，提供了一种存储器器件，包括：多个存储器库，每个存储器库包括多个存储器单元；控制电路，被配置为向多个存储器库提供信号，信号包括第一时钟信号；以及时钟生成电路，被配置为将第一时钟信号输出到控制电路，其中，时钟生成电路包括驱动电路，驱动电路连接到第二时钟信号并且被配置为输出第三时钟信号，第三时钟信号具有比所述第二时钟信号大的偏斜。

3、根据本申请的实施例的一个方面，提供了一种生成内部时钟信号的方法，包括：将外部时钟信号提供到驱动电路；通过驱动电路缓冲外部时钟信号以生成偏斜减小的信号；将外部时钟信号提供到第一晶体管的栅极；以及将偏斜减小的信号提供到第二晶体管的栅极，其中，第二晶体管与第一晶体管并联。

技术特征：

1.一种时钟生成电路，包括：

2.根据权利要求1所述的时钟生成电路，其中，所述时钟信号是外部时钟信号，所述时钟生成电路还包括：

3.根据权利要求1所述的时钟生成电路，其中，所述驱动电路包括：

4.根据权利要求3所述的时钟生成电路，其中，所述第一晶体管是第一时钟晶体管，所述第二晶体管是第二时钟晶体管，所述时钟生成电路还包括：

5.根据权利要求4所述的时钟生成电路，其中，所述时钟信号是外部时钟信号，所述时钟生成电路还包括：

6.根据权利要求1所述的时钟生成电路，其中，所述驱动电路包括：

7.根据权利要求6所述的时钟生成电路，其中，所述时钟信号是外部时钟信号，所述时钟生成电路还包括：

8.一种存储器器件，包括：

9.根据权利要求8所述的存储器器件，其中，所述时钟生成电路进一步包括：

10.一种生成内部时钟信号的方法，包括：

技术总结提供了用于时钟生成电路的电路和方法，所述时钟生成电路包括第一晶体管、第二晶体管和驱动电路，所述第一晶体管的栅极连接到时钟信号，所述第二晶体管并联连接到所述第一晶体管，所述驱动电路耦合到所述第二晶体管并且包括输入和输出，其中，所述驱动电路的输入连接到所述时钟信号，所述驱动电路的输出连接到第二晶体管的栅极，并且所述驱动器被配置为减小时钟信号的偏斜。本申请的实施例还涉及时钟生成电路、存储器器件及生成内部时钟信号的方法。技术研发人员：辛达誉,阿图尔·卡多奇受保护的技术使用者：台湾积体电路制造股份有限公司技术研发日：技术公布日：2024/5/27