时钟电路、延时测量电路、时钟生成方法及延时测量方法与流程

本公开涉及集成电路，具体涉及一种时钟电路、延时测量电路、时钟生成方法及延时测量方法。

背景技术：

1、随着集成电路制造工艺的快速发展，市场对半导体存储产品的出货效率及出货质量提出了更高的要求。为了提高半导体存储产品的出货质量，一般在半导体存储产品出厂前对待出货的产品进行批量化测试。

2、随着集成电路技术的快速发展，市场对集成电路产品内信号传输的准确度提出了更高的要求。集成电路内集成的多个电路模块需要时钟信号来触发相应的功能响应。为了确保各时钟信号触发的动作之间精准配合以实现预定功能，需要控制各时钟信号之间的相位之间精准匹配。

技术实现思路

1、本公开提供一种时钟电路、延时测量电路、时钟生成方法及延时测量方法，至少能够自动生成与输入的初始时钟信号相位匹配的目标时钟信号，能够满足多种不同应用场景的时钟控制需求，提高时钟控制的精度与可靠性。

2、根据一些实施例，本公开的第一方面提供一种时钟电路，用于生成与输入的初始时钟信号相位匹配的目标时钟信号，时钟电路包括输入延迟模块、可控延迟模块及输出延迟模块，输入延迟模块用于根据初始时钟信号生成输入时钟信号，输入时钟信号比初始时钟信号延迟第一时间；可控延迟模块的输入端连接输出端及输入延迟模块的输出端，用于生成中间时钟信号，中间时钟信号比输入时钟信号延迟预设时间；输出延迟模块的输入端连接可控延迟模块的输出端且输出端用于输出目标时钟信号；目标时钟信号比中间时钟信号延迟第二时间。

3、上述实施例中的时钟电路，通过输入延迟模块生成比初始时钟信号延迟第一时间的输入时钟信号，并经由可控延迟模块根据输入时钟信号、中间时钟信号生成比输入时钟信号延迟预设时间的中间时钟信号，使得输出延迟模块能够根据中间时钟信号生成比中间时钟信号延迟第二时间的目标时钟信号，在初始时钟信号频率改变的情况下，可以通过改变预设时间来改变第一时间、预设时间与第二时间的和值，实现对目标时钟信号与初始时钟信号之间相位匹配关系的精准控制，以满足多种不同应用场景的时钟控制需求，提高时钟控制的精度与可靠性。

4、在一些实施例中，可控延迟模块包括相位监测模块、控制器及延迟单元，相位监测模块被配置为：输入端连接输出延迟模块的输入端及输入延迟模块的输出端，输出端用于输出相位监测信号；控制器的输入端连接相位监测模块的输出端，用于根据相位监测信号生成延迟控制信号；延迟单元被配置为：输入端连接输入延迟模块的输出端，控制端用于接收延迟控制信号，输出端连接输出延迟模块的输入端及相位监测模块的输入端，用于根据延迟控制信号生成中间时钟信号。

5、在一些实施例中，初始时钟信号的周期值为t；第一时间、预设时间及第二时间的和为nt，n为正整数。

6、在一些实施例中，可控延迟模块还包括复制延迟模块，复制延迟模块被配置为：输入端连接输出延迟模块的输入端及可控延迟模块的输出端，输出端连接相位监测模块的输入端，用于根据中间时钟信号生成反馈时钟信号，并提供给相位监测模块；反馈时钟信号比输入时钟信号延迟预设时间。

7、在一些实施例中，相位监测模块包括放大模块及逻辑电路，放大模块被配置为：输入端连接输入延迟模块的输出端，输出端连接控制器的输入端，用于根据输入时钟信号、反馈时钟信号生成相位监测信号；逻辑电路被配置为：第一输入端连接放大模块的输出端，第二输入端连接复制延迟模块的输出端，输出端用于输出相位监测信号。

8、在一些实施例中，逻辑电路包括异或门，异或门被配置为：第一输入端连接放大模块的输出端，第二输入端连接复制延迟模块的输出端，输出端用于输出相位监测信号。

9、在一些实施例中，相位监测模块还包括滤波电路，滤波电路被配置为：输入端连接逻辑电路的输出端，输出端用于输出滤波处理后的相位监测信号。

10、在一些实施例中，初始时钟信号为系统时钟信号；目标时钟信号为数据选通时钟信号。

11、在一些实施例中，系统时钟信号包括互为反相信号的第一系统时钟信号、第二系统时钟信号；数据选通时钟信号包括互为反相信号的第一数据选通时钟信号、第二数据选通时钟信号；其中，第一系统时钟信号与第一数据选通时钟信号相位匹配，第二系统时钟信号与第二数据选通时钟信号相位匹配。

12、在一些实施例中，本公开的第二方面提供一种延时测量电路，包括任一本公开实施例中的时钟电路实现，延时测量电路包括信号处理电路，信号处理电路与输出延迟模块的输出端连接，被配置为：在输入延迟模块停止接收初始时钟信号的情况下，接收输出延迟模块输出的目标时钟信号，计算目标时钟信号与初始时钟信号之间的匹配关系。

13、在一些实施例中，目标时钟信号包括第一目标时钟信号及第二目标时钟信号；信号处理电路还被配置为：在输入延迟模块停止接收初始时钟信号的情况下，接收输出延迟模块输出的第一目标时钟信号，计算第一目标时钟信号与初始时钟信号之间的第一匹配关系；在输入延迟模块停止接收第二频率的初始时钟信号的情况下，接收输出延迟模块输出的第二目标时钟信号，计算第二目标时钟信号与第二频率的初始时钟信号之间的第二匹配关系；根据第一匹配关系、第二匹配关系确定对应的目标时钟信号驱动芯片的边界参数及/或性能差异。

14、在一些实施例中，初始时钟信号的周期值为t；第一匹配关系包括：第一时间、预设时间及第二时间的和为n1*t，n1为正整数；第二匹配关系包括：第一时间、预设时间及第二时间的和为n2*t，n2为正整数；信号处理电路还被配置为：根据第一匹配关系确定n1，及根据第二匹配关系确定n2；根据第一目标时钟信号生成存储芯片的第一单一什穆图，根据第二目标时钟信号生成存储芯片的第二单一什穆图；根据第一单一什穆图、n1、第二单一什穆图及n2判断存储芯片在不同目标时钟信号驱动下的边界参数及/或性能差异。

15、在一些实施例中，信号处理电路还被配置为：获取存储芯片的集成什穆图，集成什穆图包括第一单一什穆图的通过区域、与n1对应的第一标识，及第二单一什穆图的通过区域与n2对应的第二标识；根据集成什穆图判断存储芯片在不同目标时钟信号驱动下的边界参数及/或性能差异。

16、在一些实施例中，本公开的第三方面提供一种时钟生成方法，用于生成与输入的初始时钟信号相位匹配的目标时钟信号，时钟生成方法包括：根据初始时钟信号生成输入时钟信号，输入时钟信号比初始时钟信号延迟第一时间；控制可控延迟模块根据输入时钟信号生成中间时钟信号，中间时钟信号比输入时钟信号延迟预设时间，可控延迟模块的输入端连接输出端且输出端用于输出中间时钟信号；根据中间时钟信号生成目标时钟信号；目标时钟信号比中间时钟信号延迟第二时间。

17、在一些实施例中，初始时钟信号的周期值为t；第一时间、预设时间及第二时间的和为nt，n为正整数。

18、在一些实施例中，初始时钟信号为系统时钟信号；目标时钟信号为数据选通时钟信号。

19、根据一些实施例，本公开的第四方面提供一种延时测量方法，基于任一本公开实施例中的时钟电路实现，延时测量方法包括：在停止接收初始时钟信号的情况下，接收目标时钟信号，并计算目标时钟信号与初始时钟信号之间的匹配关系。

20、在一些实施例中，目标时钟信号包括第一目标时钟信号及第二目标时钟信号；延时测量方法还包括：在停止接收初始时钟信号的情况下，接收第一目标时钟信号，计算第一目标时钟信号与初始时钟信号之间的第一匹配关系；在停止接收第二频率的初始时钟信号的情况下，接收第二目标时钟信号，计算第二目标时钟信号与第二频率的初始时钟信号之间的第二匹配关系；

21、根据第一匹配关系、第二匹配关系确定对应的目标时钟信号驱动芯片的边界参数及/或性能差异。

22、在一些实施例中，初始时钟信号的周期值为t；第一匹配关系包括：第一时间、预设时间及第二时间的和为n1*t，n1为正整数；第二匹配关系包括：第一时间、预设时间及第二时间的和为n2*t，n2为正整数；根据第一匹配关系、第二匹配关系确定对应的目标时钟信号驱动芯片的边界参数及/或性能差异，包括：根据第一匹配关系确定n1，及根据第二匹配关系确定n2；根据第一目标时钟信号生成存储芯片的第一单一什穆图，根据第二目标时钟信号生成存储芯片的第二单一什穆图；根据第一单一什穆图、n1、第二单一什穆图及n2判断存储芯片在不同目标时钟信号驱动下的边界参数及/或性能差异。

23、在一些实施例中，根据第一单一什穆图、n1、第二单一什穆图及n2判断存储芯片在不同目标时钟信号驱动下的边界参数及/或性能差异，包括：获取存储芯片的集成什穆图，集成什穆图包括第一单一什穆图的通过区域、与n1对应的第一标识，及第二单一什穆图的通过区域与n2对应的第二标识；根据集成什穆图判断存储芯片在不同目标时钟信号驱动下的边界参数及/或性能差异。