一种数据检测型SRAM写辅助电路及其控制方法与流程

本发明涉及sram，尤其涉及一种一种数据检测型sram写辅助电路及其控制方法。

背景技术：

1、近年来，以移动互联网为代表的典型应用对移动设备的处理能力和续航时间提出了越来越高的要求，其中嵌入式存储模块的性能、面积和功耗对整个芯片的性能、面积和功耗的影响成为关键。sram的功耗是整个soc芯片功耗的主要组成部分，直接影响便携设备电池的使用寿命，因此降低sram的功耗成为学术界及工业界研究的重点。

2、现有技术中，电源电压的下降可以显著地降低静态功耗和二次方形式地降低动态功耗，动态电压频率调节技术可以使sram工作在宽电压范围内，从而降低sram的功耗，但是在低电压下，sram单元的性能面临着严峻的考验，如速度的下降、稳定性的恶化、错误率的飙升等，这些都限制着sram的应用，因此设计有效的读写辅助电路对于降低sram的最低工作电压有着至关重要的作用。

技术实现思路

1、发明目的：本发明的目的是提供一种数据检测型sram写辅助电路及其控制方法，通过写辅助控制模块检测存储列模块的选中存储单元在执行写操作时写入的数据，根据数据类型降低对应电源节点的电压，从而提高写入数据的良率。

2、技术方案：一种数据检测型sram写辅助电路，包括写辅助控制模块和存储列模块；所述写辅助控制模块用于控制写操作过程中存储列模块的电源节点电压；所述存储列模块包括多个存储单元，用于存储数据；

3、其中，写辅助控制模块第一传输门的一个信号传输端连接存储列模块第一位线信号，第二传输门的一个信号传输端连接存储列模块第二位线信号，存储列模块的两个电源分别接入写辅助控制模块的第一电源节点和第二电源节点；

4、在不影响存储列模块正常读写操作的前提下，所述写辅助控制模块通过选择性地压低存储单元供电电压；在写状态下，第一电源节点和第二电源节点分别处于不同的电压状态，利用存储单元中两个上拉pmos管的驱动力和两个下拉nmos管的驱动力不同，实现加速新数据的写入速度。

5、进一步，所述写辅助控制模块包括第一传输门、第一mos管、第二mos管、第三mos管、第四mos管、第十一mos管、第十二mos管、第二传输门、sram电源端、写使能信号、写使能信号反信号、第一电源节点、第二电源节点；

6、其中，第一传输门的一个信号传输端连接第一mos管的栅极和第二mos管的栅极，一个传输控制端连接写使能信号，另一个传输控制端连接写使能信号反信号；第一mos管的源极连接sram电源端、第二mos管的源极、第三mos管的源极和第四mos管的源极，第一mos管的漏极连接第一电源节点、第二mos管的漏极和第十一mos管的漏极；第二传输门的一个信号传输端连接第四mos管的栅极和第三mos管的栅极，一个传输控制端连接写使能信号，另一个传输控制端连接写使能信号反信号；第四mos管的漏极连接存第二电源节点、第三mos管的漏极和第十二mos管的漏极；第十一mos管的栅极和第十二mos管的栅极连接写使能信号；第十一mos管的源极和第十二mos管的源极连接sram电源端。

7、进一步，所述存储列模块包括存储单元的右侧电源端、存储单元的左侧电源端、存储单元的第一位线端和存储单元的第二位线端；

8、其中，每个存储列模块包括n个存储单元，n个存储单元的左侧电源端连接在一起，n个存储单元的右侧电源端连接在一起，左侧电源端和右侧电源端分别连接第一电源节点、第二电源节点；n个存储单元的第一位线端均连接存储列模块第一位线信号，第二位线端均连接存储列模块第二位线信号。

9、进一步，所述存储单元包括左侧电源端、右侧电源端、字线信号、第一位线端、第二位线端、左侧存储节点、右侧存储节点、接地端、第五mos管、第六mos管、第七mos管、第八mos管、第九mos管和第十mos管；

10、其中，第五mos管的源极连接第一位线端，栅极连接字线信号和第十mos管的栅极，漏极连接左侧存储节点、第六mos管的漏极、第七mos管的漏极、第八mos管的栅极和第九mos管的栅极；第六mos管的源极连接左侧电源端，栅极连接第七mos管的栅极、第八mos管的漏极、右侧存储节点、第九mos管的漏极和第十mos管的漏极；第七mos管的源极和第九mos管的源极分别连接接地端；第八mos管的源极连接右侧电源端；第十mos管的源极连接第二位线端。

11、上述任一项数据检测型sram写辅助电路的控制方法，设在写操作前存储单元中的左侧存储节点为高电平值，右侧存储节点为低电平值，当写入数据为低电平值时；首先，置第一位线信号为低电平，第二位线信号预充为sram电源端电平值；其次，打开写使能信号置为高电平，写使能信号反信号置低电平，打开选中存储单元所在列的第一传输门和第二传输门，使第二mos管的栅压为低电平处于开启状态，第四mos管的栅压为高电平处于开启状态，第一电源节点经第二mos管充电为sram电源端电平值，第二电源节点经第四mos管充电，第二电源节点电平低于第一电源节点电平值，此时存储单元的左侧电源端电平值低于存储单元的右侧电源端电平值，使得第六mos管和第九mos管的栅源电压降低；之后，字线信号开启，打开第五mos管和第十mos管，左侧存储节点写入低电平值数据，此时由于第八mos管和第七mos管的栅源电压高于第六mos管和第九mos管的栅源电压，存储单元保持写入新数据的驱动力大于保持原始数据的驱动力；

12、当执行写入高电平值操作时，设在写操作前存储单元中的左侧存储节点为低电平值，右侧存储节点为高电平值；首先，第一位线信号预充为sram电源端电平值，第二位线信号置低电平；其次；打开写使能信号置为高电平，写使能信号的反信号置为低电平，打开选中存储单元所在列的第一传输门和第二传输门，使第一mos管的栅压为高电平处于开启状态，第三mos管的栅压为低电平处于开启状态，第二电源节点经第三mos管充电为sram电源端电平值，第一电源节点经第一mos管充电，第一电源节点电平低于第二电源节点电平值，此时存储单元的右侧电源端电平值低于存储单元的左侧电源端电平值，使得第八mos管和第七mos管的栅源电压降低；之后，字线信号开启，打开第五mos管和第十mos管，存储单元的右侧存储节点写入低电平值数据，存储单元的左侧存储节点写入高电平值数据，此时由于第六mos管和第九mos管的栅源电压高于第八mos管和第七mos管的栅源电压，存储单元保持写入新数据的驱动力大于保持原始数据的驱动力；

13、写操作结束后，首先，关闭字线信号，关闭第五mos管和第十mos管；其次，关闭写使能信号置为低电平，写使能信号反信号置为高电平，关闭选中存储单元所在列的第一传输门和第二传输门，第十一mos管和第十二mos管打开，第一电源节点节点电平和第二电源节点电平值恢复sram电源端电平值，同时第一位线信号和第二位线信号预充为sram电源端电平值。

14、本发明与现有技术相比，其显著效果如下：

15、1、对于存储单元，采用6管结构，由两个cmos反相器和两个存取管组成，在写操作过程，通过在左侧存储节点写入低(高)电平值、右侧存储节点写入高(低)电平值，实现存储单元保持写入新数据的驱动力大于保持原始数据的驱动力，提高了写入数据的良率；

16、2、本发明将存储单元的上拉管电源端分割开，每一列存储列包含两个电源节点，在不影响存储阵列正常读写操作的前提下，通过写辅助控制模块检测存储列模块的选中存储单元在执行写操作时写入的数据，根据数据类型降低对应电源节点的电压，从而提高写入数据的良率。