输入寄存器的读取时钟产生电路、芯片的制作方法

本公开的实施例涉及集成电路，具体地，涉及输入寄存器的读取时钟产生电路、芯片。

背景技术：

1、gpio(general purpose input output)是通用输入/输出端口的简称，gpio的引脚与外部硬件设备连接，可实现与外部通讯、控制外部硬件或者采集外部硬件数据的功能。gpio共有8种工作模式，包括4种输入模式：上拉输入、下拉输入、浮空输入和模拟输入，4种输出模式：推挽输出、开漏输出、推挽复用输出和开漏复用输出。

2、图1是一种常用的gpio芯片的基本电路结构。i2c slave(通信从机)与三个寄存器模块(input data register、output data register、output config register)进行通信来采集输入数据或控制输出级输出数据。输入驱动模块input driver在输入模式和输出模式时都工作，输出驱动模块output driver只在输出模式时工作。gpio芯片通常带上电复位功能，如图2所示为上电复位信号por的波形图。当vcc从0v升高时，芯片内部por产生电路会产生por信号，用来对内部寄存器进行复位。图1中的output data register和outputconfig register都以por信号作为复位端，因此可以被por复位到芯片定义的初始状态。对于input data register，芯片不会定义初始状态，而是需要读取芯片io口(输入/输出端口)的数据作为输入寄存器的初值。可以利用por信号作为输入寄存器的读取时钟，将上电时io口的数据写入输入寄存器。但在汽车应用中，汽车刚启动时需要进行自检，很多设备的状态数据在上电之后的一段时间之后才能准备好，或者数据经过线缆传到gpio芯片需要一定的时间。因此利用por信号作为输入寄存器的读取时钟会导致采集到的数据是不准确的。

技术实现思路

1、本文中描述的实施例提供了一种输入寄存器的读取时钟产生电路、芯片，为了解决利用上电复位信号作为gpio芯片中输入寄存器的读取时钟会导致采集到的数据不准确的问题。

2、根据本公开的第一方面，提供了一种输入寄存器的读取时钟产生电路，所述读取时钟产生电路包括：延时电路、时钟产生电路，其中，所述延时电路，被配置为根据第一rc电路产生相比上电复位信号的上升沿延迟第一时长的持续高电平信号，根据所述持续高电平信号的上升沿确定读取时钟信号的上升沿，所述上电复位信号为所述输入寄存器所在的芯片的上电复位信号；所述时钟产生电路，被配置为根据第二rc电路、所述持续高电平信号产生相比所述持续高电平信号的上升沿延迟第二时长的持续低电平信号，根据所述持续低电平信号的下降沿确定所述读取时钟信号的下降沿，并输出所述读取时钟信号。

3、可选的，所述延时电路包括：所述第一rc电路、第一施密特触发器、第一非门，其中，所述第一rc电路，被配置为根据所述上电复位信号产生第一rc波形信号；所述第一施密特触发器耦接所述第一rc电路的输出端，被配置为对所述第一rc波形信号进行整形得到与所述第一rc波形信号对应的第一矩形波信号；所述第一非门耦接所述第一施密特触发器的输出端，用于将所述第一矩形波信号转换为所述持续高电平信号。

4、可选的，所述第一rc电路包括：第二非门、第一电阻、第一电容、第一晶体管、第二晶体管，其中，所述第二非门的输入端耦接所述上电复位信号，所述第二非门的输出端分别耦接所述第一晶体管的控制极、所述第二晶体管的控制极；所述第一电阻的一端耦接所述第一晶体管的第二极，所述第一电阻的另一端分别耦接所述第二晶体管的第二极、所述第一电容的一端；所述第一电容的另一端分别耦接所述第二晶体管的第一极、接地端；所述第一晶体管的第一极耦接电源电压；所述第一电容的一端为所述第一rc电路的输出端，输出所述第一rc波形信号，所述第一时长等于第一电容的电压从零充到所述第一施密特触发器的高电平阈值的充电时长。

5、可选的，所述延时电路还包括：抗干扰模块，其中，所述抗干扰模块，被配置为通过晶体管上拉，消除所述第一rc电路输出端电压在上升结束后由所述第一电阻造成的干扰。

6、可选的，所述抗干扰模块包括：第三晶体管、第一与非门，其中，所述第三晶体管的控制极耦接所述第一与非门的输出端，所述第三晶体管的第一极耦接所述电源电压，所述第三晶体管的第二极耦接所述第一rc电路的输出端；所述第一与非门的第一输入端耦接所述第一非门的输出端，所述第一与非门的第二输入端耦接所述上电复位信号。

7、可选的，所述时钟产生电路包括：所述第二rc电路、第二施密特触发器、逻辑控制模块，其中，所述第二rc电路，被配置为根据所述持续高电平信号的反相信号产生第二rc波形信号；所述第二施密特触发器耦接所述第二rc电路的输出端，被配置为对所述第二rc波形信号进行整形得到所述持续低电平信号；所述逻辑控制模块耦接所述第二施密特触发器的输出端，用于根据逻辑门对所述持续低电平信号和所述持续高电平信号进行逻辑控制产生所述读取时钟信号。

8、可选的，所述第二rc电路包括：第二电阻、第二电容、第四晶体管、第五晶体管，其中，所述第二电阻的一端耦接所述第四晶体管的第二极，所述第二电阻的另一端分别耦接所述第五晶体管的第二极、所述第二电容的一端；所述第二电容的另一端分别耦接所述第五晶体管的第一极、接地端；所述第四晶体管的控制极和所述第五晶体管的控制极都耦接所述持续高电平信号的反相信号，所述第四晶体管的第一极耦接电源电压，所述第五晶体管的第一极耦接所述接地端；所述第二电容的一端为所述第二rc电路的输出端，输出所述第二rc波形信号，所述第二时长等于所述第二电容的电压从零充到所述第二施密特触发器的高电平阈值的充电时长。

9、可选的，所述逻辑控制模块包括：第二与非门、第三非门，其中，所述第二与非门的第一输入端耦接所述第二施密特触发器的输出端，所述第二与非门的第二输入端耦接所述持续高电平信号，所述第二与非门的输出端耦接所述第三非门的输入端；所述第三非门的输出端输出所述读取时钟信号。

10、根据本公开的第二方面，提供了一种芯片，包括第一方面中任一项所述的输入寄存器的读取时钟产生电路。

11、可选的，所述芯片为gpio芯片。

12、本公开的实施例的输入寄存器的读取时钟产生电路、芯片中，先通过延时电路产生相比上电复位信号的上升沿延迟第一时长的持续高电平信号，根据持续高电平信号的上升沿确定读取时钟信号的上升沿；再通过时钟产生电路，产生相比持续高电平信号的上升沿延迟第二时长的持续低电平信号，根据持续低电平信号的下降沿确定读取时钟信号的下降沿，最终产生读取时钟信号。该读取时钟信号是相比于上电复位信号延迟第一时长的时钟信号，这样可以在输入寄存器所在的芯片上电后延迟一定的时间再读取数据，以保证读取数据的准确性。另外，第一时长和第二时长都是通过rc电路实现的，因此都可以调节，即读取时钟信号的延迟时间和时钟宽度都可以调节。

技术特征：

1.一种输入寄存器的读取时钟产生电路，其特征在于，所述读取时钟产生电路包括：延时电路、时钟产生电路，

2.根据权利要求1所述的输入寄存器的读取时钟产生电路，其特征在于，所述延时电路包括：所述第一rc电路、第一施密特触发器、第一非门，

3.根据权利要求2所述的输入寄存器的读取时钟产生电路，其特征在于，所述第一rc电路包括：第二非门、第一电阻、第一电容、第一晶体管、第二晶体管，

4.根据权利要求3所述的输入寄存器的读取时钟产生电路，其特征在于，所述延时电路还包括：抗干扰模块，

5.根据权利要求4所述的输入寄存器的读取时钟产生电路，其特征在于，所述抗干扰模块包括：第三晶体管、第一与非门，

6.根据权利要求1所述的输入寄存器的读取时钟产生电路，其特征在于，所述时钟产生电路包括：所述第二rc电路、第二施密特触发器、逻辑控制模块，

7.根据权利要求6所述的输入寄存器的读取时钟产生电路，其特征在于，所述第二rc电路包括：第二电阻、第二电容、第四晶体管、第五晶体管，

8.根据权利要求6所述的输入寄存器的读取时钟产生电路，其特征在于，所述逻辑控制模块包括：第二与非门、第三非门，

9.一种芯片，其特征在于，包括根据权利要求1-8中任一项所述的输入寄存器的读取时钟产生电路。

10.根据权利要求9所述的芯片，其特征在于，所述芯片为gpio芯片。

技术总结本公开的实施例提供一种输入寄存器的读取时钟产生电路、芯片，读取时钟产生电路包括：延时电路、时钟产生电路，其中，延时电路，被配置为根据第一RC电路产生相比上电复位信号的上升沿延迟第一时长的持续高电平信号，根据持续高电平信号的上升沿确定读取时钟信号的上升沿，上电复位信号为输入寄存器所在的芯片的上电复位信号；时钟产生电路，被配置为根据第二RC电路、持续高电平信号产生相比持续高电平信号的上升沿延迟第二时长的持续低电平信号，根据持续低电平信号的下降沿确定读取时钟信号的下降沿，并输出读取时钟信号。解决利用上电复位信号作为GPIO芯片中输入寄存器的读取时钟会导致采集到的数据不准确的问题。技术研发人员：张利地,张波受保护的技术使用者：圣邦微电子（北京）股份有限公司技术研发日：技术公布日：2024/4/17