半导体芯片以及包括半导体芯片的装置的制作方法

本公开涉及一种半导体芯片，并且更具体地涉及一种能够校准写入时钟缓冲器的偏置电压而不受工艺变动和温度变动影响的半导体芯片以及包括半导体芯片的装置。也就是说，半导体芯片能够补偿写入时钟缓冲器的偏置电压以应对工艺变化和温度变化。

背景技术：

1、术语“pvt变化(pvt variations)”是工艺变化、电压变化和温度变化的缩写。

2、工艺变化是指pmos晶体管的速度和nmos晶体管的速度由于工艺特性而不同的现象。pmos晶体管的速度由“快速(fast)”、“典型(typical)”和“慢速(slow)”中的一种来表示，并且nmos晶体管的速度由“快速”、“典型”和“慢速”中的一种来表示。这种情况下，nmos晶体管-pmos晶体管组合主要由快速-快速(ff)、快速-慢速(fs)、典型-典型(tt)、慢速-快速(sf)或慢速-慢速(ss)来表示。

3、温度变化是指pmos晶体管的速度和nmos晶体管的速度依据温度改变的现象。电压变化是指pmos晶体管的速度和nmos晶体管的速度依据电源电压改变的现象。结果，形成于同一半导体晶片上的每个半导体芯片的电压和电流依据pvt变化而变化。

技术实现思路

1、一方面提供了一种半导体芯片以及包括半导体芯片的装置，该半导体芯片包括偏置电路，该偏置电路能够对供应到写入时钟缓冲器的偏置电压执行数字校准而不受工艺变化(或者工艺变化和温度变化)影响，并且之后对数字校准的偏置电压执行模拟校准而不受温度变化影响。也就是说，半导体芯片包括能够补偿写入时钟缓冲器的偏置电压以应对工艺变化和温度变化的偏置电路。

2、根据一个或更多个实施例的一方面，一种半导体芯片可以包括：写入时钟缓冲器；电压调节器，所述电压调节器被配置为生成多个调节电压；工艺校准电路，所述工艺校准电路被配置为依据所述半导体芯片的工艺变化将所述多个调节电压中的一个调节电压输出为所述写入时钟缓冲器的偏置电压；以及温度校准电路，所述温度校准电路被配置为实时地跟踪所述半导体芯片的温度变化，依据所跟踪的结果对来自所述工艺校准电路的所述偏置电压实时地执行模拟校准，并且将模拟校准的偏置电压输出到所述写入时钟缓冲器。

3、根据一个或更多个实施例的另一方面，一种存储器装置可以包括：偏置电路，所述偏置电路被配置为生成偏置电压；以及写入时钟缓冲器，所述写入时钟缓冲器被配置为基于所述偏置电压缓存互补写入时钟信号并且生成缓存的互补写入时钟信号。所述偏置电路可以包括：电压调节器，所述电压调节器被配置为生成多个调节电压；工艺校准电路，所述工艺校准电路被配置为依据所述存储器装置的工艺变化将所述多个调节电压中的一个调节电压作为所述偏置电压输出到所述写入时钟缓冲器；以及温度校准电路，所述温度校准电路被配置为实时地跟踪所述存储器装置的温度变化，依据所跟踪的结果对来自所述工艺校准电路的所述偏置电压实时地执行模拟校准，并且将模拟校准的偏置电压输出到所述写入时钟缓冲器。

4、根据一个或更多个实施例的再一方面，一种存储器系统可以包括：存储器装置；以及片上系统，所述片上系统被配置为控制所述存储器装置的操作。所述存储器装置可以包括：偏置电路，所述偏置电路被配置为生成偏置电压；以及写入时钟缓冲器，所述写入时钟缓冲器被配置为通过使用所述偏置电压缓存互补写入时钟信号并且生成缓存的互补写入时钟信号。所述偏置电路可以包括：电压调节器，所述电压调节器被配置为生成多个调节电压；工艺校准电路，所述工艺校准电路被配置为依据所述存储器装置的工艺变化将所述多个调节电压中的一个调节电压作为所述偏置电压输出到所述写入时钟缓冲器；以及温度校准电路，所述温度校准电路被配置为实时地跟踪所述存储器装置的温度变化，依据所跟踪的结果对来自所述工艺校准电路的所述偏置电压实时地执行模拟校准，并且将模拟校准的偏置电压输出到所述写入时钟缓冲器。

技术特征：

1.一种半导体芯片，所述半导体芯片包括：

2.根据权利要求1所述的半导体芯片，其中，所述工艺校准电路包括副本写入时钟缓冲器，所述副本写入时钟缓冲器包括偏置晶体管，并且所述工艺校准电路进一步被配置为：使用数字信号输出所述多个调节电压中的所述一个调节电压，使得所述偏置晶体管的阈值电压被校准，所述阈值电压依据所述工艺变化而改变，并且

3.根据权利要求2所述的半导体芯片，所述半导体芯片还包括：

4.根据权利要求2所述的半导体芯片，其中，所述写入时钟缓冲器的结构与所述副本写入时钟缓冲器的结构相同，并且

5.根据权利要求2所述的半导体芯片，其中，所述温度校准电路连接在所述电压调节器的电流输出节点与接地之间，并且所述温度校准电路包括：

6.根据权利要求5所述的半导体芯片，其中，所述至少一个二极管连接式晶体管的阈值电压低于所述偏置晶体管的所述阈值电压。

7.根据权利要求5所述的半导体芯片，其中，所述至少一个二极管连接式晶体管具有负温度系数特性。

8.根据权利要求2所述的半导体芯片，其中，所述工艺校准电路还包括：

9.根据权利要求8所述的半导体芯片，其中，所述控制逻辑电路被配置为：在所述温度校准电路基于所述第一控制信号被启用时，生成所述第二控制信号，并且

10.一种存储器装置，所述存储器装置包括：

11.根据权利要求10所述的存储器装置，其中，所述存储器装置是lpddr dram。

12.根据权利要求10所述的存储器装置，其中，所述工艺校准电路包括副本写入时钟缓冲器，所述副本写入时钟缓冲器包括偏置晶体管，并且所述工艺校准电路进一步被配置为：使用数字信号将所述多个调节电压中的所述一个调节电压作为所述偏置电压输出到所述写入时钟缓冲器，使得所述偏置晶体管的阈值电压被校准，所述阈值电压依据所述工艺变化而改变，并且

13.根据权利要求12所述的存储器装置，所述存储器装置还包括：

14.根据权利要求12所述的存储器装置，其中，所述温度校准电路包括多个二极管连接式晶体管，并且

15.一种存储器系统，所述存储器系统包括：

16.根据权利要求15所述的存储器系统，其中，所述工艺校准电路包括副本写入时钟缓冲器，所述副本写入时钟缓冲器包括偏置晶体管，并且所述工艺校准电路进一步被配置为：使用数字信号将所述多个调节电压中的所述一个调节电压作为所述偏置电压输出到所述写入时钟缓冲器，使得所述偏置晶体管的阈值电压被校准，所述阈值电压依据所述工艺变化而改变，并且

17.根据权利要求16所述的存储器系统，所述存储器系统还包括：

18.根据权利要求17所述的存储器系统，其中，所述温度校准电路连接在所述电压调节器的电流输出节点与接地之间，并且所述温度校准电路包括：

19.根据权利要求18所述的存储器系统，其中，所述至少一个二极管连接式晶体管的阈值电压低于所述偏置晶体管的所述阈值电压。

20.根据权利要求18所述的存储器系统，所述存储器系统还包括：

技术总结一种半导体芯片包括写入时钟缓冲器、电压调节器、工艺校准电路和温度校准电路。所述电压调节器生成多个调节电压。所述工艺校准电路依据所述半导体芯片的工艺变化，将所述调节电压中的一个调节电压输出为所述写入时钟缓冲器的偏置电压。所述温度校准电路实时地跟踪所述半导体芯片的温度变化，依据所跟踪的结果对来自所述工艺校准电路的所述偏置电压实时地执行模拟校准，并且将模拟校准的偏置电压输出到所述写入时钟缓冲器。技术研发人员：崔佳滥,金用勋,李财雨,金基汉,张豪埈受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/4/17