包括选择晶体管的非易失性存储器装置及其操作方法与流程

本发明的各种实施方式涉及对非易失性存储器装置的选择晶体管的编程操作和验证操作。

背景技术：

1、存储器装置可分为易失性存储器装置和非易失性存储器装置。

2、非易失性存储器装置以比易失性存储器装置相对更低的速度执行读取/写入操作，但是即使当电源被切断时也保留存储的数据。因此，非易失性存储器装置被频繁地用在便携式电子装置中，以用于存储无论是否向装置供电都需要保留的数据。

3、非易失性存储器装置的示例包括只读存储器(rom)、掩模rom(mrom)、可编程rom(prom)、可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、闪存存储器、相变随机存取存储器(pram)、磁ram(mram)、电阻ram(rram)、铁电ram(fram)等。

4、近来，为了提高存储器装置的集成度，已经研究了具有3d阵列结构的半导体存储器装置。

技术实现思路

1、本发明的实施方式旨在提供一种具有改进的选择晶体管阈值电压分布的存储器装置。

2、根据本发明的一个实施方式，一种存储器装置的操作方法包括以下步骤：对包括在多个单元串中的多个选择晶体管同时执行编程操作，所述多个单元串各自包括选择晶体管中的对应选择晶体管和多个存储器单元，所述单元串中的每个单元串联接在公共源极线和多条位线中的对应位线之间；顺序地对相应组的选择晶体管执行验证操作，所述组联接到相应选择线；以及将所述验证操作的结果顺序地存储到联接到所述位线的多个页缓冲器中的每个页缓冲器内的相应数据锁存器电路中。

3、根据本发明的一个实施方式，一种存储器装置包括：多个单元串，所述多个单元串各自包括多个源极选择晶体管中的对应的一个源极选择晶体管和多个存储器单元，所述单元串中的每个单元串联接在公共源极线和多条位线中的对应位线之间；外围电路，所述外围电路包括通过相应位线联接到单元串的多个页缓冲器，所述外围电路通过多条源极选择线联接到所述源极选择晶体管，并且通过多条字线联接到所述存储器单元；以及控制逻辑，所述控制逻辑被配置为控制所述外围电路以：对所述源极选择晶体管同时执行编程操作；顺序地对相应组的源极选择晶体管执行验证操作，所述组联接到相应源极选择线；并且顺序地将所述验证操作的结果存储到所述页缓冲器中的每个页缓冲器内的相应数据锁存器电路中。

4、根据本发明的一个实施方式，一种存储器装置包括：联接在位线和公共源极线之间的单元串，所述单元串中的每个单元串包括彼此串联联接的存储器单元和选择晶体管，并且所述单元串的所述选择晶体管被分类为联接到相应选择线的组；以及控制电路，所述控制电路被配置为：对所述选择晶体管同时执行编程操作，对相应组执行验证操作以锁存相应验证操作的结果，并且将所述组中的锁存的结果表示失败的组的操作电压调整到低于锁存的结果表示通过的组的操作电压的电平。

技术特征：

1.一种非易失性存储器装置的操作方法，所述操作方法包括以下步骤：

2.根据权利要求1所述的操作方法，所述操作方法还包括以下步骤：使用所存储的结果为所述多个组中的每个组设置操作电压。

3.根据权利要求2所述的操作方法，其中，设置所述操作电压的步骤包括以下步骤：将所述多个组中的所存储的结果表示失败的组的操作电压设置为低于所存储的结果表示通过的组的操作电压。

4.根据权利要求1所述的操作方法，所述操作方法还包括以下步骤：当所有所存储的结果都表示失败时，重复同时执行所述编程操作的步骤、顺序地执行所述验证操作的步骤以及顺序地存储所述验证操作的结果的步骤。

5.根据权利要求4所述的操作方法，所述操作方法还包括以下步骤：在进行重复的步骤之前，调整要施加到所述选择晶体管的编程电压的电压电平。

6.根据权利要求1所述的操作方法，其中，所述编程操作通过以下步骤执行：

7.根据权利要求1所述的操作方法，其中，所述验证操作中的每个验证操作通过以下步骤执行：

8.一种非易失性存储器装置，所述非易失性存储器装置包括：

9.根据权利要求8所述的非易失性存储器装置，其中，所述控制逻辑还使用所存储的结果为所述多个组中的每个组设置操作电压。

10.根据权利要求9所述的非易失性存储器装置，其中，所述控制逻辑将所述多个组中的所存储的结果表示失败的组的操作电压设置为低于所存储的结果表示通过的组的操作电压。

11.根据权利要求8所述的非易失性存储器装置，其中，在所述编程操作期间，所述控制逻辑：

12.根据权利要求8所述的非易失性存储器装置，其中，在所述验证操作期间，所述控制逻辑：

13.根据权利要求8所述的非易失性存储器装置，其中，所述多个单元串中的每个单元串还包括联接在对应位线和所述多个存储器单元中的最上部的存储器单元之间的至少一个漏极选择晶体管。

14.根据权利要求13所述的非易失性存储器装置，其中，所述控制逻辑控制所述外围电路，以进一步在所述编程操作期间将接地电压或具有能够使所述漏极选择晶体管导通的电压电平的漏极选择电压施加到联接到所述漏极选择晶体管的漏极选择线。

15.根据权利要求8所述的非易失性存储器装置，

16.根据权利要求15所述的非易失性存储器装置，其中，所述位线联接电路在所述编程操作期间将所述对应位线预充电到接地电压。

17.根据权利要求15所述的非易失性存储器装置，其中，所述感测锁存器电路在所述编程操作期间通过将所述感测数据设定至特定逻辑电平而将所述对应位线预充电至接地电压。

18.一种非易失性存储器装置，所述非易失性存储器装置包括：

技术总结本公开涉及一种包括选择晶体管的非易失性存储器装置及其操作方法。一种非易失性存储器装置的操作方法包括以下步骤：对包括在多个单元串中的多个选择晶体管同时执行编程操作，所述多个单元串中的每个单元串包括选择晶体管中的对应选择晶体管和多个存储器单元，所述单元串中的每个单元串联接在公共源极线和多条位线中的对应位线之间；对相应组的选择晶体管顺序地执行验证操作，所述组联接到相应选择线；以及将所述验证操作的结果顺序地存储到联接到所述位线的多个页缓冲器中的每个页缓冲器内的相应数据锁存器电路中。技术研发人员：崔亨进,郑赞熙受保护的技术使用者：爱思开海力士有限公司技术研发日：技术公布日：2024/4/17