感测放大器及其操作方法和包括其的易失性存储器装置与流程

在本文中描述的本公开的实施例涉及一种半导体装置，并且更具体地，涉及一种感测放大器、该感测放大器的操作方法以及包括该感测放大器的易失性存储器装置。

背景技术：

1、当易失性存储器装置被断电时，易失性存储器装置丢失存储在其中的数据。然而，易失性存储器装置具有比非易失性存储器装置更高的速度。易失性存储装置包括动态随机存取存储器(dram)、静态ram(sram)、同步dram(sdram)等。

2、目前，增加阈值电压和降低驱动电压的方法被用于减少泄漏电流。泄漏电流的发生是由于dram的工艺微型化和dram的功耗。基于这些方法，难以确保足够的存储器时序(例如，trcd)或满足dram的各种参数特性。为了解决上述问题，已经将在dram的读取操作或刷新操作期间使用dram的驱动电压对位线进行预充电的方法(例如，全vdd/vss位线预充电(fvbp)方法)应用于dram。然而，在应用fvbp方法的dram的情况下，对于具有特定逻辑值(例如，使用vdd对位线进行预充电时的逻辑值“1”，使用vss对位线进行预充电时的逻辑值“0”)的数据的感测灵敏度降低。在这种情况下，感测放大器中包括的电路元件之间的偏移导致由目标数据的感测灵敏度的降低引起的感测错误的概率增加。

技术实现思路

1、本公开的实施例提供了一种在应用fvbp(全vdd/vss位线预充电)方法的易失性存储器中能够补偿偏移并提高感测的灵敏度的感测放大器。

2、本公开的实施例提供一种感测放大器的操作方法。

3、本公开的实施例提供了一种包括该感测放大器的易失性存储器装置。

4、根据一个或多个实施例，一种感测放大器包括：感测放大电路，其包括与第一位线连接的第一mos晶体管和与第二位线连接的第二mos晶体管，第一位线与存储器单元中的目标存储器单元连接，第二位线连接至存储器单元中的非目标存储器单元；以及灵敏度控制电路，其被配置为控制对于存储在目标存储器单元中的目标数据的感测灵敏度，其中感测放大电路被配置为：使用作为驱动电压中的一个的第一驱动电压对第一位线和第二位线进行预充电；对第一mos晶体管和第二mos晶体管之间的偏移进行补偿；执行基于第一位线的电压电平的变化来感测目标数据的感测操作，并且其中，灵敏度控制电路被配置为：通过在感测操作期间增加流过第一mos晶体管的电流的大小来调节对于指示第一逻辑值的目标数据的感测灵敏度。

5、根据一个或多个实施例，一种感测放大器的操作方法包括：执行预充电操作，使得使用作为驱动电压中的一个的第一驱动电压对第一位线和第二位线进行预充电，其中，第一位线与存储器单元中的目标存储器单元连接，并且第二位线与第一位线互补并且与存储器单元中的非目标存储器单元连接；执行偏移补偿操作，使得第一mos晶体管和第二mos晶体管之间的偏移被补偿，其中，第一mos晶体管的栅极端子与第一位线连接，并且第二mos晶体管的栅极端子与第二位线连接；执行灵敏度控制操作，使得对于存储在目标存储器单元中的指示第一逻辑值的目标数据的感测灵敏度被调节，其中，调节感测灵敏度包括增加流过第一mos晶体管的电流的大小；以及执行预感测操作，使得通过使用第一mos晶体管来感测目标数据。

6、根据一个或多个实施例，一种存储器装置包括：存储器单元，其包括目标存储器单元和非目标存储器单元；第一位线，其与目标存储器单元连接；第二位线，其与第一位线互补，并且与非目标存储器单元连接；以及感测放大器，其被配置为感测存储在目标存储器单元中的目标数据，其中，感测放大器包括：感测放大电路，其包括与第一位线连接的第一mos晶体管和与第二位线连接的第二mos晶体管；

7、以及灵敏度控制电路，其被配置为控制对于目标数据的感测灵敏度，其中，感测放大电路被配置为：使用作为驱动电压中的一个的第一驱动电压对第一位线和第二位线进行预充电，对第一mos晶体管和第二mos晶体管之间的偏移进行补偿，执行基于第一位线的电压电平的变化感测目标数据的感测操作，并且其中，灵敏度控制电路被配置为：通过在感测放大电路感测目标数据的同时增加流过第一mos晶体管的电流的大小来调节对于指示第一逻辑值的目标数据的感测灵敏度。

技术特征：

1.一种感测放大器，包括：

2.根据权利要求1所述的感测放大器，其中，所述感测放大电路还被配置为在执行所述目标存储器单元与所述第一位线之间的电荷共享之后执行所述感测操作，并且

3.根据权利要求2所述的感测放大器，其中，所述灵敏度控制电路包括：

4.根据权利要求2所述的感测放大器，其中，所述灵敏度控制电路包括：

5.根据权利要求4所述的感测放大器，其中，所述灵敏度控制电路还包括：

6.根据权利要求5所述的感测放大器，其中，所述灵敏度控制电路被配置为在执行所述电荷共享之后关断所述第二灵敏度控制晶体管。

7.根据权利要求5所述的感测放大器，其中，所述驱动电压包括所述第一驱动电压和第二驱动电压，

8.根据权利要求1所述的感测放大器，其中，所述灵敏度控制电路被配置为通过增加所述第一金属氧化物半导体晶体管的有效沟道宽度来调节对于所述目标数据的感测灵敏度。

9.根据权利要求8所述的感测放大器，其中，所述灵敏度控制电路包括：

10.根据权利要求9所述的感测放大器，其中，所述灵敏度控制电路还被配置为在执行所述电荷共享之后关断所述第二灵敏度控制晶体管。

11.根据权利要求1所述的感测放大器，其中，所述灵敏度控制电路还被配置为通过增加所述第一金属氧化物半导体晶体管的栅源电压或增加所述第一金属氧化物半导体晶体管的有效沟道宽度来增加对于所述目标数据的感测灵敏度。

12.根据权利要求1所述的感测放大器，其中，所述感测放大电路包括：

13.根据权利要求12所述的感测放大器，其中，所述灵敏度控制电路连接在所述感测放大电路与第二功率节点之间。

14.根据权利要求13所述的感测放大器，其中，所述感测放大器被配置为在电荷共享之后顺序地执行预感测操作和恢复操作，

15.一种感测放大器的操作方法，所述方法包括：

16.根据权利要求15所述的方法，其中，执行所述灵敏度控制操作还包括在所述目标存储器单元与所述第一位线之间的电荷共享操作之后执行所述灵敏度控制操作，以及增加所述第一金属氧化物半导体晶体管的栅源电压。

17.根据权利要求16所述的方法，还包括在执行所述预感测操作之后，恢复所述第一金属氧化物半导体晶体管的感测灵敏度。

18.根据权利要求15所述的方法，其中，执行所述灵敏度控制操作还包括：

19.根据权利要求15所述的方法，其中，所述驱动电压包括所述第一驱动电压和第二驱动电压，

20.一种存储器装置，包括：

技术总结公开了感测放大器、感测放大器的操作方法和存储器装置。感测放大器包括感测放大电路和灵敏度控制电路。感测放大电路包括第一MOS晶体管和第二MOS晶体管。第一MOS晶体管与第一位线和目标存储器单元连接。第二MOS晶体管与第二位线和非目标存储器单元连接。感测放大电路使用第一驱动电压对第一位线和第二位线进行预充电，对偏移进行补偿，并且在目标存储器单元和第一位线之间的电荷共享之后基于第一位线的电压电平的变化来感测目标数据。灵敏度控制电路通过在感测放大电路感测目标数据的同时增大流过第一MOS晶体管的电流的大小，来调节对于指示第一逻辑值的目标数据的感测灵敏度。技术研发人员：徐德泳,徐宁焄受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/3/27