包括纠错器件的存储器件的制作方法

本发明的多种实施例涉及半导体设计技术，更具体地涉及包括包含冗余单元块和纠错码(ecc)单元块的存储单元阵列的存储器件。

背景技术：

1、在半导体存储器工业的早期阶段，存储器芯片通过半导体制造工艺而被生产为具有无缺陷的存储单元。然而，随着存储器件的容量增加，制造具有无缺陷的存储单元的存储器件变得困难。当前，基本上没有可能制造出可以无任何缺陷的存储单元的存储器件。为了解决这个问题，使用冗余的存储单元替代有缺陷的存储单元的修复方法或者用于使用纠错电路来纠正存储器件中的错误的纠错方法正在被使用。

技术实现思路

1、本发明的实施例涉及一种能够高效地使用冗余资源的存储器件。

2、根据本发明的一实施例，一种存储器件包括：多个第一单元块，其被配置为存储第一数据；第二单元块，其被配置为存储第二数据；第三单元块，其被配置为存储第三数据；修复信息存储电路，其被配置为基于被存储在其中的修复信息输出与输入地址相对应的修复使用信号；以及纠错电路，其被配置为在根据修复使用信号从第三单元块选择性地接收第三数据作为第二纠错码时从第二单元块接收第二数据作为第一纠错码，以及使用第一纠错码和第二纠错码纠正来自第一单元块的第一数据中的错误。

3、根据本发明的一实施例，一种存储器件包括：存储单元阵列，其包括多个正常单元块、纠错码(ecc)单元块和冗余单元块；以及纠错电路，其被配置为：在根据指示冗余单元块的单元是否在修复操作中被使用的修复使用信号从冗余单元块选择性地接收数据作为第二纠错码时从ecc单元块接收数据作为第一纠错码，以及使用第一纠错码和第二纠错码纠正从正常单元块读取的数据中的错误。

4、根据本发明的一实施例，一种纠错电路包括：纠错码生成电路，其被配置为：分别使用输入数据中的低数据和高数据生成第一初步纠错码和第二初步纠错码，以及根据修复使用信号分别向第一单元块和第二单元块提供第一初步纠错码和第二初步纠错码或者向第一单元块提供第一初步纠错码和第二初步纠错码之间的比较结果；以及纠错电路，其被配置为：在根据修复使用信号选择性地接收从第二单元块读取的数据作为第二纠错码时接收从第一单元块读取的数据作为第一纠错码，以及使用第一纠错码和第二纠错码纠正从第三单元块读取的数据中的错误。

5、根据本发明的一实施例，一种存储器件包括：单元块的组，其被配置为存储预定尺寸的数据和第一纠错码(ecc)；冗余单元块，其被配置为在控制信号保持被使能时替代组之中的有缺陷的单元块，组和冗余单元块共享字线；ecc编解码电路，其被配置为：在控制信号保持被使能时生成数据的第一ecc以通过第一ecc对数据进行纠错，以及在控制信号保持被禁止时生成用于数据的一部分的第一ecc和用于数据的另一部分的第二ecc以通过第一ecc和第二ecc对数据进行纠错；以及控制电路，其被配置为在控制信号保持被禁止时控制冗余单元块以存储第二ecc。

6、根据本发明的实施例，存储器件可以通过将未被使用的冗余资源用作纠错资源而使纠错能力最大化且无需增加面积。

技术特征：

1.一种存储器件，包括：

2.根据权利要求1所述的存储器件，

3.根据权利要求1所述的存储器件，其中，所述修复信息存储电路包括：

4.根据权利要求3所述的存储器件，还包括修复控制电路，所述修复控制电路根据所述块修复信号而使用所述第三单元块的单元来修复所述第一单元块和所述第二单元块的有缺陷的单元。

5.根据权利要求4所述的存储器件，其中，所述修复控制电路包括：

6.根据权利要求5所述的存储器件，其中，所述修复控制电路还包括路径阻断开关，所述路径阻断开关响应于所述修复使用信号的去激活而在所述第三单元块和所述纠错电路之间传输数据。

7.根据权利要求1所述的存储器件，其中，所述纠错电路包括：

8.根据权利要求1所述的存储器件，还包括纠错码生成电路，所述纠错码生成电路：

9.根据权利要求8所述的存储器件，其中，所述纠错码生成电路包括：

10.根据权利要求1所述的存储器件，

11.一种存储器件，包括：

12.根据权利要求11所述的存储器件，

13.根据权利要求11所述的存储器件，还包括纠错码生成电路，所述纠错码生成电路：

14.根据权利要求13所述的存储器件，

15.根据权利要求11所述的存储器件，

16.一种纠错器件，包括：

17.根据权利要求16所述的纠错器件，

18.根据权利要求16所述的纠错器件，其中，所述纠错码生成电路包括：

19.根据权利要求16所述的纠错器件，

20.根据权利要求16所述的纠错器件，其中，所述纠错电路包括：

21.根据权利要求16所述的纠错器件，其中，当所述第二单元块的单元被用于修复所述第一单元块和所述第三单元块的有缺陷的单元时，所述修复使用信号被激活。

22.一种存储器件，包括：

技术总结一种存储器件，包括：多个第一单元块，其被配置为存储第一数据；第二单元块，其被配置为存储第二数据；第三单元块，其被配置为存储第三数据；修复信息存储电路，其被配置为基于被存储在其中的修复信息输出与输入地址相对应的修复使用信号；以及纠错电路，其被配置为在根据修复使用信号从第三单元块选择性地接收第三数据作为第二纠错码时从第二单元块接收第二数据作为第一纠错码，以及使用第一纠错码和第二纠错码纠正来自第一单元块的第一数据中的错误。技术研发人员：郑镇浩,金大石,张文选受保护的技术使用者：爱思开海力士有限公司技术研发日：技术公布日：2024/3/21