反熔丝电路、结构、阵列、编程方法及存储器与流程

本公开涉及半导体领域，特别涉及一种反熔丝电路、结构、阵列、编程方法及存储器。

背景技术：

1、反熔丝存储器(anti-fuse)可以通过反熔丝存储单元阵列实现，反熔丝存储单元的栅氧介质在施加高压后会发生击穿，击穿后通路的阻抗减小；通过检测击穿后的通路电阻状态可以读出反熔丝存储单元所存储的信息。

2、例如，anti-fuse单元中包含反熔丝(af cell)和选择晶体管(xadd)。在进行数据写入时，对af cell的栅极施加高压(例如，约5.5～6v)，在对应的位线(bl)端置0v，并开启xadd，以使得af cell的薄栅氧化物在高压下被击穿而电阻显著下降，达到写入的目的。

3、为了降低芯片尺寸，需要缩小anti-fuse阵列的面积，因此xadd的器件宽度需要降低。然而，当xadd的器件宽度很小时，xadd器件的沟道电阻增大。在数据写入时，通过afcell的漏电流增加，当xadd的器件宽度很小时，xadd器件的分压开始变大，使得af cell两端的电压差变小，削弱了用于击穿af cell氧化物的能量，导致af cell难以被写入。

技术实现思路

1、本公开实施例提供一种反熔丝电路、结构、阵列、编程方法及存储器，以提高当xadd的器件宽度减小时，af cell的写入成功率。

2、本公开一实施例提供了一种反熔丝电路，包括：反熔丝、选择晶体管和钳位电容器，反熔丝的第一端被配置为接收编程信号；选择晶体管的栅极被配置为接收选择信号，选择晶体管的第一极被配置为接收位线电压；钳位电容器的第一端被配置为接收预设电压；反熔丝的第二端、选择晶体管的第二极和钳位电容器的第二端相互耦接。

3、对于本实施例提供的反熔丝电路，在反熔丝和选择晶体管之间加入钳位电容器，由于钳位电容器的电位钳制作用，在对反熔丝进行编程时避免了反熔丝第二端的电位的急剧上升，即维持了反熔丝两端的电压差，保证了当选择晶体管器件宽度减小时，对反熔丝的成功写入；另外，钳位电容器还用于稳定反熔丝第二端的电位，反熔丝第二端的电位稳定有利于降低选择晶体管器件和相关位线电路所受到的能量冲击。

4、另外，钳位电容器包括：mos晶体管，第一极与反熔丝的第二端耦接，第二极与选择晶体管的第二极耦接，栅极作为钳位电容器的第一端，沟道区作为钳位电容器的第二端，且mos晶体管在预设电压的控制下处于导通状态，通过导通的mos晶体管作为mos电容构成钳位电容器，对于存储器而言，mos晶体管的器件尺寸小于电容器的器件尺寸，通过mos晶体管构成的mos电容构成钳位电容器能极大的缩小反熔丝电路的尺寸，有利于反熔丝电路的进一步微缩。

5、另外，mos晶体管包括耗尽型mos晶体管，由于耗尽型nmos的栅极在接收到小电压即可实现开启，通过耗尽型nmos作为钳位电容器，降低所需提供的预设电压的电压值，从而降低反熔丝电路的功耗。

6、另外，预设电压为零电压，mos晶体管的栅极耦接接地端，以接收预设电压，通过将预设电压设置为零电压，既导通了耗尽型mos晶体管，又降低了反熔丝电路的功耗。

7、另外，mos晶体管包括单栅极晶体管或双栅极晶体管。

8、本公开另一实施例还提供了一种反熔丝结构，包括：有源区和设置在有源区上的反熔丝单元，反熔丝单元包括钳位电容器以及分别位于钳位电容器相对两侧的反熔丝和选择晶体管；钳位电容器包括位于有源区中的初始沟道区以及在初始沟道区上依次堆叠的第一介质层和第一栅极；反熔丝包括位于有源区中的第一掺杂区和在第一掺杂区的远离第一栅极的一侧依次堆叠的第二介质层和第二栅极；选择晶体管包括位于有源区中的第二掺杂区和第三掺杂区以及在第二掺杂区和第三掺杂区之间依次堆叠的第三介质层和第三栅极；其中，第一掺杂区和第二掺杂区位于第一栅极的相对两侧。

9、另外，第一掺杂区、初始沟道区和第二掺杂区形成为一个一体化的掺杂区，以简化反熔丝结构的形成。

10、另外，第一介质层中掺杂有极性离子，以使得钳位电容器基于耗尽型nmos形成，由于耗尽型nmos的栅极在接收到小电压即可实现开启，通过耗尽型nmos作为钳位电容器，降低所需提供的预设电压的电压值，从而降低反熔丝电路的功耗。

11、另外，初始沟道区包括间隔设置的第一初始子沟道区和第二初始子沟道区，第一栅极包括位于第一初始子沟区上的第一子栅极和位于第二初始子沟区上的第二子栅极，第一子栅极和第二子栅极相互耦接；有源区还包括位于第一初始子沟道区和第二初始子沟道区之间的第四掺杂区。

12、另外，反熔丝结构包括对称设置在有源区上的两个反熔丝单元，其中，两个反熔丝单元的选择晶体管的第三掺杂区形成为一个一体化的掺杂区。

13、本公开又一实施例提供了一种反熔丝阵列，包括：阵列排布的多个上述实施例提供的反熔丝结构。

14、另外，多个反熔丝结构沿第一方向和第二方向阵列排布，有源区沿第一方向延伸，第二方向不同于第一方向。

15、另外，在第二方向上排列的一行反熔丝单元的第一栅极形成为第一栅线，在第二方向上排列的一行反熔丝单元的第二栅极形成为第二栅线，在第二方向上排列的一行反熔丝单元的第三栅极形成为第三栅线。

16、另外，在第一方向上排列的一列反熔丝结构的第三掺杂区与同一条位线耦接。

17、本公开又一实施例还提供了一种编程方法，应用于上述实施例提供的反熔丝电路，包括：向选择晶体管的栅极施加选择信号以导通选择晶体管，向钳位电容器的第一端施加预设电压，并向选择晶体管的第一极施加位线电压，使得反熔丝的第二端的电位为位线电压；以及，向反熔丝的第一端施加编程信号，使得反熔丝的第一端和第二端导通，以提高当xadd的器件宽度减小时，af cell的写入成功率。

18、另外，施加编程信号的时间节点和施加选择信号的时间节点之间具有时间延迟，时间延迟用于确保反熔丝的第二端的电位为位线电压。

19、另外，预设电压为零电压。

20、本公开又一实施例还提供了一种存储器，存储器包括上述实施例提供的反熔丝电路，或者上述实施例提供的反熔丝结构，以提高当xadd的器件宽度减小时，af cell的写入成功率。

技术特征：

1.一种反熔丝电路，其特征在于，包括：

2.根据权利要求1所述的反熔丝电路，其特征在于，所述钳位电容器包括：mos晶体管，其中，所述mos晶体管的第一极与所述反熔丝的第二端耦接，所述mos晶体管的第二极与所述选择晶体管的第二极耦接，所述mos晶体管的栅极作为所述钳位电容器的第一端，所述mos晶体管的沟道区作为所述钳位电容器的第二端，所述mos晶体管在所述预设电压的控制下处于导通状态。

3.根据权利要求2所述的反熔丝电路，其特征在于，所述mos晶体管包括耗尽型mos晶体管。

4.根据权利要求3所述的反熔丝电路，其特征在于，所述预设电压为零电压。

5.根据权利要求2～4任一项所述的反熔丝电路，其特征在于，所述mos晶体管包括单栅极晶体管或双栅极晶体管。

6.一种反熔丝结构，其特征在于，包括：有源区和设置在所述有源区上的反熔丝单元，所述反熔丝单元包括钳位电容器以及分别位于所述钳位电容器相对两侧的反熔丝和选择晶体管；

7.根据权利要求6所述的反熔丝结构，其特征在于，所述第一掺杂区、所述初始沟道区和所述第二掺杂区形成为一个一体化的掺杂区。

8.根据权利要求6所述的反熔丝结构，其特征在于，所述第一介质层中掺杂有极性离子。

9.根据权利要求6～8任一项所述的反熔丝结构，其特征在于，所述初始沟道区包括间隔设置的第一初始子沟道区和第二初始子沟道区，所述第一栅极包括位于所述第一初始子沟区上的第一子栅极和位于所述第二初始子沟区上的第二子栅极，所述第一子栅极和所述第二子栅极相互耦接；所述有源区还包括位于所述第一初始子沟道区和所述第二初始子沟道区之间的第四掺杂区。

10.根据权利要求6～8任一项所述的反熔丝结构，其特征在于，所述反熔丝结构包括对称设置在所述有源区上的两个所述反熔丝单元，其中，两个所述反熔丝单元的所述选择晶体管的所述第三掺杂区形成为一个一体化的掺杂区。

11.一种反熔丝阵列，包括：阵列排布的多个根据权利要求6～10任一项所述的反熔丝结构。

12.根据权利要求11所述的反熔丝阵列，其特征在于，所述多个反熔丝结构沿第一方向和第二方向阵列排布，所述有源区沿所述第一方向延伸，所述第二方向不同于所述第一方向。

13.根据权利要求12所述的反熔丝阵列，其特征在于，在所述第二方向上排列的一行所述反熔丝单元的第一栅极形成为第一栅线，在所述第二方向上排列的一行所述反熔丝单元的第二栅极形成为第二栅线，在所述第二方向上排列的一行所述反熔丝单元的第三栅极形成为第三栅线。

14.根据权利要求12或13所述的反熔丝阵列，其特征在于，在所述第一方向上排列的一列所述反熔丝结构的第三掺杂区与同一条位线耦接。

15.一种编程方法，应用于权利要求1～5任一项所述的反熔丝电路，其特征在于，包括：向选择晶体管的栅极施加选择信号以导通所述选择晶体管，向钳位电容器的第一端施加预设电压，并向所述选择晶体管的第一极施加位线电压，使得所述反熔丝的第二端的电位为所述位线电压；以及，向所述反熔丝的第一端施加所述编程信号，使得所述反熔丝的第一端和第二端导通。

16.根据权利要求15所述的编程方法，其特征在于，施加所述编程信号的时间节点和施加所述选择信号的时间节点之间具有时间延迟，所述时间延迟用于确保所述反熔丝的第二端的电位为所述位线电压。

17.根据权利要求15或16所述的编程方法，其特征在于，所述预设电压为零电压。

18.一种存储器，其特征在于，所述存储器包括根据权利要求1～5任一项所述的反熔丝电路，或者根据权利要求6～10任一项所述的反熔丝结构。

技术总结本公开涉及半导体领域，特别涉及一种反熔丝电路、结构、阵列、编程方法及存储器，反熔丝电路包括：反熔丝、选择晶体管和钳位电容器，反熔丝的第一端被配置为接收编程信号；选择晶体管的栅极被配置为接收选择信号，选择晶体管的第一极被配置为接收位线电压；钳位电容器的第一端被配置为接收预设电压；反熔丝的第二端、选择晶体管的第二极和钳位电容器的第二端相互耦接；在反熔丝和选择晶体管之间加入钳位电容器，由于钳位电容器的电位钳制作用，在对反熔丝进行编程时避免了反熔丝第二端的电位的急剧上升，即维持了反熔丝两端的电压差，保证了当选择晶体管器件宽度减小时，对反熔丝的成功写入。技术研发人员：侯闯明受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/4/17